摘要：应用复杂可编程逻辑器件CPLD和微控制器MPU技术，设计了符合俄罗斯OCT18977-79 和PTM1495-75航空数据总线标准的多通道串行双极性数字发送电路。该电路结构简单、使用灵活、可靠性高，可广泛应用于俄制机载设备的检测及仿真试验。关键词：复杂可编程逻辑器；航空数据总线；ARINC429
上传时间： 2013-10-11
上传用户：风行天下
摘要：介绍了在同一系统内，MCS51系列两单片机之间采用单向并行通信接口、主从双向并行通信接口、无主从双向并行通信操作实现双机互连的方法，分析了在每一种通信接口工作方式下数据传送的特点。在三种并行通信接口为单片机应用系统扩充硬件资源的设计提供了新的途径。关键词：单片机 并行通信 接口 数据传送
上传时间： 2013-11-24
上传用户：wincoder
将汽车控制器线束接入该测试仪器，做好汽车控制信号与仪器端口的一一对应。然后通过上位机的参数设置（试验次数和间隔周期等参数），到这里我们就可以点击开始测试按钮，进行测试试验。 系统功能描述它具有32路TTL数字信号测量，8路模拟信号测量，40个5V双刀双掷继电器的自诊断控制，通过USB总线与计算机进行数据传输和受控制指令的传输，将和测试数据上传，由上位计算机对数据进行分析、统计和存储，内部实时时钟指示，还可通过RS485进行远程数据上传。工作原理是，系统上电后，固件开始运行，通过初始化和自检程序后进入菜单选择界面，按照使用目的进入对应菜单进行操作。
上传时间： 2013-11-07
上传用户：RQB123
P87LPC767 OTP 单片机原理 P87LPC767 是20 脚封装的单片机适合于许多要求高集成度低成本的场合可以满足许多方面的性能要求作为Philips 小型封装系列中的一员P87LPC767 提供高速和低速的晶振和RC 振荡方式可编程选择具有较宽的操作电压范围可编程I/O 口线输出模式选择可选择施密特触发输入LED 驱动输出有内部看门狗定时器P87LPC767 采用80C51 加速处理器结构指令执行速度是标准80C51 MCU 的两倍特性 操作频率为20MHz 时除乘法和除法指令外加速80C51 指令执行时间为300600ns VDD=4.5 5.5V 时时钟频率可达20MHz VDD=2.7 4.5V 时时钟频率最大为10MHz 4 通道多路8 位A/D 转换器在振荡器频率fosc=20MHz 时转换时间为9.3μs 用于数字功能时操作电压范围为2.7 6.0V 4K 字节OTP 程序存储器128 字节的RAM 32Byte 用户代码区可用来存放序列码及设置参数 2 个16 位定时/计数器每一个定时器均可设置为溢出时触发相应端口输出 内含 2 个模拟比较器 全双工通用异步接收/发送器UART 及I2C 通信接口 八个键盘中断输入另加2 路外部中断输入 4 个中断优先级 看门狗定时器利用片内独立振荡器,无需外接元件,看门狗定时器溢出时间有8 种选择 低电平复位使用片内上电复位时不需要外接元件 低电压复位选择预设的两种电压之一复位可在掉电时使系统安全关闭也可将其设置为一个中断源 振荡器失效检测看门狗定时器具有独立的片内振荡器因此它可用于振荡器的失效检测 可配置的片内振荡器及其频率范围和RC 振荡器选项(用户通过对EPROM 位编程选择) 选择RC 振荡器时不需外接振荡器件 可编程 I/O 口输出模式准双向口,开漏输出,上拉和只有输入功能可选择施密特触发输入 所有口线均有20mA 的驱动能力 可控制口线输出转换速度以降低EMI,输出最小上升时间约为10ns 最少 15 个I/O 口,选择片内振荡和片内复位时可多达18 个I/O 口 如果选择片内振荡及复位时,P87LPC767 仅需要连接电源线和地线 串行 EPROM 编程允许在线编程2 位EPROM 安全码可防止程序被读出 空闲和掉电两种省电模式提供从掉电模式中唤醒功能低电平中断输入启动运行典型的掉电电流为1μA 低功耗 4MHz-20MHz,1.7-10mA@3.3v 100KHz-4MHz,0.044-1.7mA@3.3v 20KHz-100KHz,9-44μA@3.3v 20 脚DIP 和SO 封装
上传时间： 2013-11-06
上传用户：xcy122677
如何使用S12X MCU 上的外设协处理器XGATE XGATE 是一个16 位的精简指令集内核（见图1-1 XGATE 编程模式）。内核拥有8 个16 位通用寄存器R0～R7，1 个程序计数器PC，一个4 位的条件码寄存器CCR。其中R0 恒为0，可用于对变量的快速清零或置位.
上传时间： 2013-10-18
上传用户：wangrong
TMS570LS系列产品简介 TMS570LS系列是业界首款基于ARM® Cortex-R4F处理器的浮点、锁步双内核车载微处理器。该款微处理器基于两个Cortex-R4F处理器，专门针对要求满足国际电工委员会(IEC) 61508 SIL3或ISO26262ASIL D安全标准的应用而精心设计，使车载系统设计人员可根据性能要求实现单双高精度浮点数学算法、加速的乘法、除法以及平方根功能。
上传时间： 2013-11-09
上传用户：金宜
LSI逻辑公司的低成本语音处理器 目前，对适合家庭和小办公室应用的Voice over IP (VoIP)的解决方案的需求在不断增长。市场需求的是非常低成本的两到四路语音话路。LSI逻辑公司的解决方案能够以非常低的成本却非常有效地处理高达四路的语音话路，并且可在电话适配器、宽带调制解调器以及路由器、网关中得到广泛应用。这些产品的基本组成部分包括语音处理子系统、主处理器、网络接口和用户线路接口（SLIC）设备。
上传时间： 2013-10-14
上传用户：acwme
NE1617A是一款高精度双通道数字温度监控器。其可以测量本地温度及远程温度。远程温度传感器可以使用分立NPN/PNP三极管（以二极管方式连接），如2N3904/2N3906。或者选用一些内嵌PNP结构（连接成二极管形式）的芯片，如INTEL的微处理器。
上传时间： 2013-11-17
上传用户：199311
ARM处理器的工作模式 ARM处理器状态 ARM微处理器的工作状态一般有两种，并可在两种状态之间切换：第一种为ARM状态，此时处理器执行32位的字对齐的ARM指令；第二种为Thumb状态，此时处理器执行16位的、半字对齐的Thumb指令。在程序的执行过程中，微处理器可以随时在两种工作状态之间切换，并且，处理器工作状态的转变并不影响处理器的工作模式和相应寄存器中的内容。但ARM微处理器在开始执行代码时，应该处于ARM状态。 ARM处理器状态 进入Thumb状态：当操作数寄存器的状态位（位0）为1时，可以采用执行BX指令的方法，使微处理器从ARM状态切换到Thumb状态。此外，当处理器处于Thumb状态时发生异常（如IRQ、FIQ、Undef、Abort、SWI等），则异常处理返回时，自动切换到Thumb状态。 进入ARM状态：当操作数寄存器的状态位为0时，执行BX指令时可以使微处理器从Thumb状态切换到ARM状态。此外，在处理器进行异常处理时，把PC指针放入异常模式链接寄存器中，并从异常向量地址开始执行程序，也可以使处理器切换到ARM状态。ARM处理器模式 ARM微处理器支持7种运行模式，分别为：用户模式(usr)：ARM处理器正常的程序执行状态。快速中断模式(fiq)：用于高速数据传输或通道处理。外部中断模式(irq)：用于通用的中断处理。管理模式(svc)：操作系统使用的保护模式。数据访问终止模式(abt)：当数据或指令预取终止时进入该模式，可用于虚拟存储及存储保护。系统模式(sys)：运行具有特权的操作系统任务。定义指令中止模式(und)：当未定义的指令执行时进入该模式，可用于支持硬件协处理器的软件仿真。ARM处理器模式 ARM微处理器的运行模式可以通过软件改变，也可以通过外部中断或异常处理改变。大多数的应用程序运行在用户模式下，当处理器运行在用户模式下时，某些被保护的系统资源是不能被访问的。 除用户模式以外，其余的所有6种模式称之为非用户模式，或特权模式；其中除去用户模式和系统模式以外的5种又称为异常模式，常用于处理中断或异常，以及需要访问受保护的系统资源等情况。ARM寄存器 ARM处理器共有37个寄存器。其中包括：31个通用寄存器，包括程序计数器(PC)在内。这些寄存器都是32位寄存器。以及6个32位状态寄存器。 关于寄存器这里就不详细介绍了，有兴趣的人可以上网找找，很多这方面的资料。异常处理 当正常的程序执行流程发生暂时的停止时，称之为异常，例如处理一个外部的中断请求。在处理异常之前，当前处理器的状态必须保留，这样当异常处理完成之后，当前程序可以继续执行。处理器允许多个异常同时发生，它们将会按固定的优先级进行处理。当一个异常出现以后，ARM微处理器会执行以下几步操作：进入异常处理的基本步骤：将下一条指令的地址存入相应连接寄存器LR，以便程序在处理异常返回时能从正确的位置重新开始执行。将CPSR复制到相应的SPSR中。根据异常类型，强制设置CPSR的运行模式位。强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。如果异常发生时，处理器处于Thumb状态，则当异常向量地址加载入PC时，处理器自动切换到ARM状态。 ARM微处理器对异常的响应过程用伪码可以描述为： R14_ = Return LinkSPSR_= CPSRCPSR[4:0] = Exception Mode NumberCPSR[5] = 0 ；当运行于 ARM 工作状态时If == Reset or FIQ then；当响应 FIQ 异常时，禁止新的 FIQ 异常CPSR[6] = 1PSR[7] = 1PC = Exception Vector Address异常处理完毕之后，ARM微处理器会执行以下几步操作从异常返回：将连接寄存器LR的值减去相应的偏移量后送到PC中。将SPSR复制回CPSR中。若在进入异常处理时设置了中断禁止位，要在此清除。
上传时间： 2013-11-15
上传用户：hanbeidang
系统控制协处理器是MIPS体系结构CPU中必需的一个单元模块。它最主要的功能就是利用一系列特权寄存器记录当前CPU所处的状态，负责异常/中断处理，提供指令正常执行所需的环境。本文论述了一个实现MIPS 4Kc指令集CPU中系统控制协处理器的设计，包括对特权寄存器写操作的实现，精确异常处理机制和全定制后端物理设计。关键词：32位嵌入式CPU，系统控制协处理器，精确异常处理，流水线，全定制MIPS体系结构中的系统控制协处理器简称CP0，它提供指令正常执行所需的环境，进行异常/中断处理、高速缓存填充、虚实地址转换、操作模式转换等操作。单从硬件的角度而言，系统控制协处理器对指令集的作用就相当于操作系统对应用程序的作用一样。
上传时间： 2014-11-22
上传用户：daijun20803
