一个基于CPLD/FPGA的半整数分频器的设计的文档资料
一个基于CPLD/FPGA的半整数分频器的设计的文档资料...
一个基于CPLD/FPGA的半整数分频器的设计的文档资料...
好的分频器设计程序,有三个,二分频,八分频随便改,比较实用...
使用matlab的仿真平台simulink来实现直接序列扩频码变换为双极性码的转换...
用于IC卡读写器操作RF500射频卡的d...
实现产生伪随机序列的部件 —— 线性反馈移位寄存器单元。 SFlog2为扩频因子的底数为2的对数值,cycle为PN序列的周期,其值为2^SFlog2。initial_state为移位寄存器的初始状态...
介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。...
时频分布算法中的短时fourier变换和维格纳变换的程序。...
利用MSP430定时器的来实现的DAC变换,做MSP430单片机的同学可以参考参考...
用短时傅立叶变换对信号进行时频分析,并有频谱图随着窗的大小进行的对比。...
在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消...