德州仪器(TI)通过多种不同的处理工艺提供了宽范围的运算放大器产品，其类型包括了高精度、微功耗、低电压、高电压、高速以及轨至轨。TI还开发了业界最大的低功耗及低电压运算放大器产品选集，其设计特性可满足宽范围的多种应用。为使您的选择流程更为轻松，我们提供了一个交互式的在线运算放大器参数搜索引擎——amplifier.ti.com/search，可供您链接至各种不同规格的运算放大器。设计考虑因素为某项应用选择最佳的运算放大器所要考虑的因素涉及到多个相关联的需求。为此，设计人员必须经常权衡彼此矛盾的尺寸、成本、性能等指标因素。即使是资历最老的工程师也可能会为此而苦恼，但您大可不必如此。紧记以下的几点，您将会发现选择范围将很快的缩小至可掌控的少数几个。电源电压(VS)——选择表中包括了低电压（最小值低于2.7V）及宽电压范围（最小值高于5V）的部分。其余运放的选择类型（例如精密），可通过快速查验供电范围栏来适当选择。当采用单电源供电时，应用可能需要具有轨至轨(rail-to-rail)性能，并考虑精度相关的参数。精度——主要与输入偏移电压(VOS)相关，并分别考虑随温度漂移、电源抑制比(PSRR)以及共模抑制比(CMRR)的变化。精密(precision)一般用于描述具有低输入偏置电压及低输入偏置电压温度漂移的运算放大器。微小信号需要高精度的运算放大器，例如热电偶及其它低电平的传感器。高增益或多级电路则有可能需求低偏置电压。
上传时间： 2013-11-25
上传用户：1966649934
基于AD603程控增益大功率宽带直流放大器
上传时间： 2013-11-15
上传用户：13160677563
本小节将回顾运算放大器增益带宽乘积 (GBWP) 即 G×BW 概念。在计算 AC闭环增益以前需要 GBWP 这一参数。首先，我们需要 GBWP（有时也称作GBP），用于计算运算放大器闭环截止频率。另外，我们在计算运算放大器开环响应的主极点频率 f0 时也需要 GBWP。在 f0 以下频率，第 2 部分的 DC 增益误差计算方法有效，因为运算放大器的开环增益为恒定；该增益等于 AOL_DC。但是，超出 f0 频率以后，则必须使用 AC计算方法，我们将在后面小节详细讨论。
上传时间： 2014-07-14
上传用户：yczrl
在第 1 部分中，我们计算了频率域中非反相运算放大器结构的闭环传输函数。特别是，我们通过假设运算放大器具有一阶开环响应，推导出了传输函数。计算增益误差时，振幅响应很重要。
上传时间： 2013-12-20
上传用户：674635689
摘要：用单片机控制放大器增益， 实现放大器增益扩程功能， 以满足不同幅度信号对放大器增益的要求分析了单片机控制放大器增益的原理、设计思路，给出了计算公式和设计电路．
上传时间： 2013-10-23
上传用户：michael20
设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构，利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度，100 MS/s采样频率的高速流水线（Pipelined）ADC的运放。设计基于SMIC 0.25 μm CMOS工艺，在Cadence环境下对电路进行Spectre仿真。仿真结果表明，在2.5 V单电源电压下驱动2 pF负载时，运放的直流增益可达到124 dB，单位增益带宽720 MHz，转换速率高达885 V/μs，达到0.1%的稳定精度的建立时间只需4 ns，共模抑制比153 dB。
上传时间： 2014-12-23
上传用户：jiiszha
运算放大器作为模拟集成电路设计的基础，同时作为DAC校准电路的一部分，本次设计一个高增益全差分跨导型运算放大器。
上传时间： 2013-10-31
上传用户：dvfeng
基于0．25gm PHEMT工艺，给出了两个高增益K 波段低噪声放大器．放大器设计中采用了三级级联增加栅宽的电路结构，通过前级源极反馈电感的恰当选取获得较高的增益和较低的噪声；采用直流偏置上加阻容网络，用来消除低频增益和振荡；三级电路通过电阻共用一组正负电源，使用方便，且电路性能较好，输入输出驻波比小于2．0；功率增益达24dB；噪声系数小于3．5dB．两个放大器都有较高的动态范围和较小的面积，放大器ldB压缩点输出功率大于15dBm；芯片尺寸为1mm×2mm×0．1mm．该放大器可以应用在24GHz汽车雷达前端和26．5GHz本地多点通信系统中．
上传时间： 2014-12-23
上传用户：masochism
本教程旨在考察标定运算放大器的增益和带宽的常用方法。需要指出的是，本讨论适用于电压反馈(VFB)型运算放大器——电流反馈(CFB)型运算放大器将在以后的教程(MT-034)中讨论。
上传时间： 2013-11-15
上传用户：大三三
设计了一种用于高速ADC中的全差分套筒式运算放大器.从ADC的应用指标出发,确定了设计目标,利用开关电容共模反馈、增益增强等技术实现了一个可用于12 bit精度、100 MHz采样频率的高速流水线(Pipelined)ADC中的运算放大器.基于SMIC 0.13 μm,3.3 V工艺,Spectre仿真结果表明,该运放可以达到105.8 dB的增益,单位增益带宽达到983.6 MHz,而功耗仅为26.2 mW.运放在4 ns的时间内可以达到0.01%的建立精度,满足系统设计要求.
上传时间： 2013-10-16
上传用户：563686540
