卷积码就是一种较好的信道编码方式。这种编码方式同样是把k个信息比特编成n个比特，但k和n通常很小，特别适宜于以串行形式传输信息，减小了编码延时。这里是卷积码的viterbi算法java源代码。
上传时间： 2014-11-26
上传用户：ztj182002
卷积码编码函数，通用。应用于通信编码仿真
上传时间： 2017-04-23
上传用户：plsee
卷积码的编码及解码代码，写的很清晰，很有借鉴作用
上传时间： 2017-05-09
上传用户：362279997
卷积码的编码与维特比译码的相关仿真，比较它们的性能
上传时间： 2014-06-05
上传用户：SimonQQ
EDA卷积码编解码器实现技术针对某扩频通信系统数据纠错编码的需要, 构造并分析了(2 , 1 , 6) 卷积码编解码器的基本工作原理, 提出了基于MAX +
上传时间： 2013-07-18
上传用户：ynwbosss
数字信息在有噪声的信道中传输时，受到噪声的影响，误码总是不可避免的。根据香农信息理论，只要使Es/N0足够大，就可以达到任意小的误码率。采用差错控制编码，即信道编码技术，可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同，信道编码分为分组码与卷积码两类。卷积码的k0和n0较小，实现最佳译码与准最佳译码更加容易。卷积码运用广泛，被ITU选入第三代移动通信系统，作为包括WCDMA，CDMA2000和TD-SCDMA在内的信道编码的标准方案。 本文研究了CDMA2000业务通道中的帧结构，对CDMA2000系统中的卷积码特性及维特比译码的性能限进行了分析，并基于MATLAB平台做了相应的译码性能仿真。我们设计了一种可用于CDMA2000通信系统的通用、高速维特比译码器。该译码器在设计上具有以下创新之处：(1)采用通用码表结构，支持可变码率；帧控制模块和频率控制器模块的设计中采用计数器、定时器等器件实现了可变帧长、可变数据速率的数据帧处理方式。(2)结合流水线结构思想，利用四个ACS模块并行运行，加快数据处理速度；在ACS模块中，将路径度量值存贮器的存储结构进行优化，防止数据读写的阻塞，缩短存储器读写时间，使译码器的处理速度更快。(3)为了防止路径度量值和幸存路径长度的溢出，提出了保护处理策略。我们还将设计结果在APEXEP20K30E芯片上进行了硬件实现。该译码器芯片具有可变的码率和帧长处理能力，可以运行于40MHZ系统时钟下，内部最高译码速度可达625kbps。本文所提出的维特比译码器硬件结构具有很强的通用性和高速性，可以方便地应用于CDMA2000移动通信系统。
上传时间： 2013-06-24
上传用户：lingduhanya
数字通信系统中，信道受到多种类型噪声的影响，信息在传输过程中会出现错误。为提高系统传输的可靠性，除了扩展带宽、增加发射功率和降低系统噪声等方法外，纠错编码也是常用技术。在编码过程中，卷积码充分利用了各组之间...
上传时间： 2013-06-27
上传用户：xuanchangri
卷积Turbo码因其优异的纠错性能越来越受人门的关注，而编码器和译码器是编码理论实际应用的重点和难点。论文根据IEEE802.16e标准，以低时延、高吞吐量、支持高时钟频率、参数可配置为目标，对卷积Turbo码编码器和译码器的FPG...
上传时间： 2013-05-19
上传用户：cuibaigao
卷积码的C源程序，包括编码器和译码器。 还有一个是循环荣誉校验的vhdl]源码。
上传时间： 2015-04-15
上传用户：qq21508895
该文件夹为空时块码－卷积码级联系统的仿真程序，天线配置为2发2收。 主要程序的用途说明： mainMIMO_OFDMA_2Tx_Convcode.m: 主程序，设置各种参数 gendatabits.m: 生成原始信息比特数据的程序 conv_encoder.m: 卷积码编码器 interleave.m: 交织器 mod_2Tx_STBC_DFUSC_Convcode.m：调制程序 gen_SUI_CorrCIR.m: 生成信道冲击响应的程序 get_perfectCE_2x2.m: 生成理想信道估计值的程序 chanSUI_corr_2x2.m: 发送信号通过SUI信道的程序 addAWGN_2x2.m: 添加高斯白噪声的程序 dem_DFUSC_2x2_STBC.m: 接收端解调主程序 ls_freq.m: 频域LS算法 ls_time_2x2.m: 时域LS算法 iterative_detection_decoding_2x2.m: 级联MAP算法主程序 map_decoding.m: 卷积码MAP译码程序 b2s_logp.m: 符号LLR转化为比特LLR
上传时间： 2013-12-25
上传用户：源码3
