该文档为计算机视觉与卷积神经网络讲解资料，讲解的还不错，感兴趣的可以下载看看…………………………
上传时间： 2021-10-30
上传用户：zhanglei193
该文档为基于卷积神经网络的糖尿病预测简介资料，讲解的还不错，感兴趣的可以下载看看…………………………
标签： 神经网络
上传时间： 2021-11-05
上传用户：kent
该文档为神经网络与卷积神经网络讲解资料，讲解的还不错，感兴趣的可以下载看看…………………………
标签： 神经网络
上传时间： 2021-11-05
上传用户：
该文档为基于卷积神经网络的人群密度估计简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： 神经网络
上传时间： 2021-11-16
上传用户：
基于卷积编码的扩频通信系统软件平台设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2022-01-03
上传用户：
该文档为神经网络到卷积神经网络原理与实践讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： 神经网络
上传时间： 2022-01-31
上传用户：
该文档为DSP卷积算法的实现实验报告讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： dsp
上传时间： 2022-04-14
上传用户：
VIP专区-嵌入式/单片机编程源码精选合集系列（37）资源包含以下内容：1. at91sam64编程实例.2. 一个用asm写的操作系统原型 很适合大家学习学习.3. 本文详细介绍了学习FREEBSD的一些命令.4. 一个12路串口+3路Socket口的数据收发程序 嵌入式ucLinux操作系统下调试通过.5. c语言中写二进制数。引用例子： #define Bin(n) LongToBin(0x##n##l) void main(void) { unsigned char c c =.6. 此程序是利用2051单片机P1.0,P1.1精密比较器功能实现a/d转换通过P1.0电位器调节.7. 《KEIL C51 Vision2 中文入门教程》翻译.8. 基于单片机、nrf24e1发射接受程序.9. 一个用于控制LCD panel显示的驱动程序。控制LCD读写和显示控制。.10. libminigui-1.3.3.tar.gz。 对想学习miniGUI的朋友这是非常好的自学资料！.11. libminigui-1.3.0.tar.gz。 miniGUI的库函数源代码！.12. 8255 输入、输出实验的汇编程序清单 方式0.13. 深圳金鹏液晶自带汉字显示模块4*15D的使用例程.14. Keyboard Source code for 68HC705J1A,供胡次使用68HC705J1A.15. 用于小商品消费的SMS消费机程序.16. 是上一个SMS消费机的充值机程序.17. 以上几个手持机的初始化程序.18. 68K328手持开发说明文档.19. 这是一个ARM的实验。主要是使用PWM6输出一个固定占空比的单边沿控制PWM信号.20. 这是一个语音电压表.21. 具有原始语音播放功能.22. 是一个按键控制的录音笔.23. 是一个飞翔的小鸟.24. 用汇编和C编写的.25. 卷积码的C源程序.26. 1．在发送端通过一个编码系统对待传数据预先编码.27. lcd液晶显示器的单片机地层驱动程序以及字符点阵生成器,刚刚做完的项目,希望对大家有用.28. ActiveTcl is ActiveState s quality-assured distribution of Tcl, available for AIX, HP-UX, Linux, Mac.29. 是TCL的另外一个编译（解释）器.30. AT88SC102及AT88SC1604 IC卡的读写（C51编写）测试表明程序工作可靠.31. i2c软件包, 很有用, 也非常简单.32. 一个德国人用汇编写的基于15个采样点的dcc编码器.33. 一个德国人写的基于15各采样点的dcc解码器.34. 本程序是针对T6963C控制器的LCD接口的驱动程序。.35. key(键盘子程序）.36. s_serial(c51用io口模拟串口).37. PS键盘与单片机连接.38. 在51移植的ucos2源代码 UCOS2_KEIL.39. 单片机自发自收CAN通讯 c51_can_self.40. 日立单片机实现IIC的的程序,由C语言写出,已经调试通过,可以放心使用.
标签： 工程图
上传时间： 2013-06-02
上传用户：eeworm
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
数字高清电视是当前世界上最先进的图像压缩编码技术和数字传输技术的结合，是高技术竞争的焦点之一。其中，信道处理系统及其相关芯片更是集中了数字信号处理、前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键技术之一。本文以卫星数字电视的信道处理系统为对象，结合国际通行的DVB-S/S2标准，研究了该系统在发射端的设计与实现所涉及到的一系列内容。 本文介绍了数字电视的发展概况和主要标准，特别是对我国卫星电视的发展进行了详细的介绍。然后，本文DVB-S/S2信道处理系统的基本原理进行了介绍和分析，主要包括RS码、卷积码、BCH码、LDPC码等的差错编码的基本原理，以及基带信号处理的基本原理。在此基础上对两种系统的传输性能和DVB-S2的后向兼容系统分别进行了基于Matlab的仿真。最后阐述了基于FPGA的DVB-S调制器的信道编码和调制实现，按功能对DVB-S/S2信道编码过程进行模块分解，并针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现。DVB-S/S2调制器的核心是信道编码和调制部分，利用FPGA在数字信号处理方面的优势，本文重点对其中的几个关键模块，包括RS编码、卷积交织器、卷积编码、BCH编码、LDPC编码等的实现算法进行了比较详细的分析，并通过HDL描述和时序仿真来验证算法正确性。
上传时间： 2013-07-10
上传用户：gmh1314
