搜索结果
找到约 26,072 项符合
卷积码 的查询结果
按分类筛选
- 全部分类
- 通讯/手机编程 (51)
- 学术论文 (29)
- matlab例程 (27)
- VHDL/FPGA/Verilog (12)
- 其他 (10)
- 编译器/解释器 (8)
- 通讯编程文档 (8)
- 邮电通讯系统 (7)
- DSP编程 (7)
- 书籍源码 (5)
- 其他书籍 (3)
- 压缩解压 (3)
- 源码 (3)
- 通信网络 (2)
- 数据结构 (2)
- VC书籍 (2)
- 数值算法/人工智能 (2)
- 无线通信 (2)
- EDA相关 (1)
- 行业应用文档 (1)
- 3G技术资料 (1)
- 嵌入式/单片机编程 (1)
- 中间件编程 (1)
- 语音压缩 (1)
- 加密解密 (1)
- 汇编语言 (1)
- 其他嵌入式/单片机内容 (1)
- 教育系统应用 (1)
- 文章/文档 (1)
- 3G开发 (1)
- Internet/网络编程 (1)
- 数学计算 (1)
- 技术资料 (1)
- VIP专区 (1)
EDA相关 EDA卷积码编解码器实现技术
EDA卷积码编解码器实现技术针对某扩频通信系统数据纠错编码的需要, 构造并分析了(2 , 1 , 6) 卷积码编解码器的基本工作原理, 提出了基于MAX +
学术论文 卷积码在CDMA2000中的应用及其译码器FPGA实现
数字信息在有噪声的信道中传输时，受到噪声的影响，误码总是不可避免的。根据香农信息理论，只要使Es/N0足够大，就可以达到任意小的误码率。采用差错控制编码，即信道编码技术，可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同，信道编码分为分组码与卷积码两类。卷积码的k0和n0较小，实现最佳译码与准 ...
行业应用文档 基于VHDL语言的卷积码编解码器的设计
本文在阐述卷积码编解码器基本工作原理的基础上，提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计（2，1，6）卷积码编解码器的方法。
VHDL/FPGA/Verilog 卷积码编码和维特比解码 当K为7 时 供大家参考Convolutional encoding and Viterbi decoding with k 7 rate 1 2
卷积码编码和维特比解码 当K为7 时 供大家参考Convolutional encoding and Viterbi decoding with k 7 rate 1 2
VHDL/FPGA/Verilog 用VHDL实现卷积码编码
用VHDL实现卷积码编码，该码为（2.1.3）型卷积码。
VHDL/FPGA/Verilog 使用该VHDL在仿真软件中实现RSC(递归系统卷积)码的编码以及解码硬件仿真
使用该VHDL在仿真软件中实现RSC(递归系统卷积)码的编码以及解码硬件仿真
通讯编程文档 压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
通讯编程文档 matlab卷积码编译程序
matlab卷积码编译程序，有详细的中文注释，希望对你有所帮助。
邮电通讯系统 通信中常用的卷积码信道译码源码程序
通信中常用的卷积码信道译码源码程序，matlab 与 c 相结合的方式。