realize overlapped-add method ％[y]=overlpadd(x,h,Nfft) ％y:output sequence ％x:input sequence ％h:filter impulse response sequence ％Nfft:points of each DFT operation ％重叠相加法实现分段卷积
标签： sequence overlapped-add overlpadd realize
上传时间： 2015-07-22
上传用户：as275944189
％realize overlapped-save method ％y:output sequence ％x:input seqence ％h:filter impulse response sequence ％N:length of each segment ％重叠保留法实现分段卷积
标签： overlapped-save sequence response realize
上传时间： 2015-07-22
上传用户：chenbhdt
EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒， 可发挥部分：使闹钟具有可整点报时与定时闹钟的功能。
上传时间： 2015-08-06
上传用户：zhangyi99104144
将4MHz的访波输入到ccc模块上，输出500Hz提供鸣叫声频。1kHz的方波经fen10模块进行十分频后为秒模块mian、分模块mina、时模块hour，提供时钟信号；用sst模块为整点报时提供控制信号，（当59 50"、52"、54"、56"、58"时，q500输出为”1”，秒为00时qlk输出为”1”,这两个信号经过逻辑或门实现报时功能）；用sel模块提供数码管片选信号；用模块bbb将对应数码管信号送出需要的显示信号；用七段译码器dispa模块进行译码。 将4MHz的访波输入到ccc模块上，输出500Hz提供鸣叫声频。1kHz的方波经fen10模块进行十分频后为秒模块mian、分模块mina、时模块hour，提供时钟信号；用sst模块为整点报时提供控制信号，（当59 50"、52"、54"、56"、58"时，q500输出为”1”，秒为00时qlk输出为”1”,这两个信号经过逻辑或门实现报时功能）；用sel模块提供数码管片选信号；用模块bbb将对应数码管信号送出需要的显示信号；用七段译码器dispa模块进行译码。
上传时间： 2014-12-22
上传用户：lps11188
瑞利衰落信道的Matlab仿真模型程序，这个是关于OFDM 的循环卷积源代码
上传时间： 2013-12-16
上传用户：498732662
IA4420 工作在315/433/868/915MHz 频段（IA4421 工作在433/868/915MHz 频段）； 2． 低电压工作，工作电压2.2V~5.4V； 3． 低功耗模式，待机电流0.3uA； 4． 调制模式FSK，并具备高度集成的PLL； 5． 低发射功率、高接收灵敏度设计，发射功率5~10 dbm 可调，接收灵敏度-109 dbm； 6． 内置时钟输出，可省掉MCU 的晶振； 7． 传输数据率高，数字信号可达115.2 kbit/s,模拟信号可达256 kbit/s； 8． 发射频偏与接收带宽可调； 9． 内部有数字滤波器，并可以根据要求选择不同的方式； 10． SPI 的控制接口，方便使用； 11． 接收时有数据同步码识别器，系统检测同步码后将后面的数据输出； 12． 有16 位的收发缓存器，用来缓存接收到或要发送的数据（接收数据有两种方式，用户可以按需选择）； 13． 有低电压检测器，从2.2-5.4V 可调； 14． 有定时唤醒功能，定时时间可达几天； 15． 天线的兼容性强，有天线自动调节功能，并可采用PCB 或外置天线； 16． 工作温度范围-40~85，储存温度范围-55~125℃； 17． 采用微小TSSOP16 封装。
上传时间： 2014-10-30
上传用户：aa17807091
1．通过实验加深对快速傅立叶变换（FFT）基本原理的理解。 2．了解FFT点数与频谱分辨率的关系，以及两种加长序列FFT与原序列FFT的关系。 离散傅里叶变换（DFT）和卷积是信号处理中两个最基本也是最常用的运算，它们涉及到信号与系统的分析与综合这一广泛的信号处理领域。实际上卷积与DFT之间有着互通的联系：卷积可化为DFT来实现，其它的许多算法，如相关、滤波和谱估计等都可化为DFT来实现，DFT也可化为卷积来实现。
上传时间： 2015-09-06
上传用户：王者A
密码锁的VHDL实现，分为几个部分。包括除颤抖电路，译码器，等
上传时间： 2014-12-20
上传用户：标点符号
DFT进行频谱分析时的三种现象 1、混叠：对连续信号采样，要求连续信号是带限的，采样频率要足够高。Fs应满足Nyquist采样定理才不产生混叠。 采样前加低通滤波器防混叠 2、频谱泄漏：DFT对时域信号进行了截断（相当于采样信号乘了一个窗函数），时域的乘积相当于频域卷积，改变了原信号频谱。 改用其他窗函数（非矩形）改善泄漏。 3、栅栏现象：DFT 只给出了频谱在采样点上的取值，采样点间的频谱内容丢失。
上传时间： 2014-01-23
上传用户：stewart·
目录结构 ├─WuYuFei ├─WuYufei_matlab ├─cap_turbo ├─mother └─paper constituent_decoder_SemiTh.m constituent_decoder_logmap.m constituent_decoder_max.m constituent_decoder_Th.m 这四个文件是子译码器 interleaver_3GPP.m 3GPP标准的交织器。Turbo.m中可以选择是用伪随机交织还是3GPP标准交织 decoder_all_algorithm.m 译码器，其中包含了3种译码算法 test_OverLoad_menu.m 对运算负荷的测试程序 test_algorithm_menu.m 对算法的测试程序 Shannon_Limit.m 香农限 test_uncoded_BPSK.m test_uncoded_BPSK_theory.m 未编码BPSK的性能，一个是理论的，另外一个是测试的。
标签： constituent_decoder_SemiTh WuYufei_matlab cap_turbo WuYuFei
上传时间： 2015-10-15
上传用户：从此走出阴霾
