占用资源少的verilog HDL uart接口；采用固定波特率115200
占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号...
占用技术资料
📦 资源总数：867
💻 源代码：2395
🔥 占用热门资料
查看全部867个资源 »会自动隐藏的菜单,比较酷,占用空间很小,希望大家喜欢.
会自动隐藏的菜单,比较酷,占用空间很小,希望大家喜欢....
boa 一个简小的web服务器 资源占用极少
boa 一个简小的web服务器 资源占用极少...
Stm8使用固件库占用程序空间过多解决方法
Stm8使用固件库占用程序空间过多解决方法 ...
mapinfo_v0.4 STVP stvd集成查看flash_ram_stack占用量
这个软件可以挂到STM集成开发环境STVD下，用来查看软件的大小...
💻 占用源代码
查看更多 »📂 占用资料分类