CN3063是可以用太阳能电池供电的单节锂电池充电管理芯片。该器件内部包括功率晶体管，应用时不需要外部的电流检测电阻和阻流二极管。内部的8位模拟-数字转换电路，能够根据输入电压源的电流输出能力自动调整
上传时间： 2013-06-10
上传用户：zzbin_2000
当前，在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的，因为在高于1Gbps的速度下，并行I/O方案已经达到了物理极限，不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点，包括：更少的器件引脚、更低的电路板空间要求、减少印刷电路板（PCB）层数、PCB布局布线更容易、接头更小、EMI更少，而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中，包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准，如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议，它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术，每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用，如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在，高速串行背板速率普遍从622Mbps到3.125Gbps，甚至超过10Gbps。AdvancedTCA（先进电信计算架构）正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会（PICMG）开发，其主要目的是定义一种开放的通信和计算架构，使它们能被方便而迅速地集成，满足高性能系统业务的要求。ATCA作为标准串行总线结构，支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性，满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器，提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器，为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口，该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析，详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析， 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具，可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。
上传时间： 2013-05-29
上传用户：frank1234
随着集成电路频率的提高和多核时代的到来，传统的高速电互连技术面临着越来越严重的瓶颈问题，而高速下的光互连具有电互连无法比拟的优势，成为未来电互连的理想替代者，也成为科学研究的热点问题。目前，由OIF(Optical Intemetworking Forum，光网络论坛)论坛提出的甚短距离光互连协议，主要面向主干网，其延迟、功耗、兼容性等都不能满足板间、芯片间光互连的需要，因此，研究定制一种适用于板级、芯片级的光互连协议具有非常重要的研究意义。 本论文将协议功能分为数据链路层和物理层来设计，链路层功能包括了协议原语设计，数据帧格式和数据传输流程设计，流量控制机制设计，协议通道初始化设计，错误检测机制设计和空闲字符产生、时钟补偿方式设计；物理层功能包含了数据的串化和解串功能，多通道情况下的绑定功能，数据编解码功能等。 然后，文章采用FPGA(Field Programmable Gate Array,现场可编程门阵列)技术实现了定制协议的单通道模式。重点是数据链路层的实现，物理层采用定制具备其功能的IP(Intellectual Property,知识产权)——RocketIO来实现。实现的过程中，采用了Xilinx公司的ISE(Integrated System Environment,集成开发环境)开发流程，使用的设计工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文对实现的协议进行了软件仿真和上扳测试，访真和测试结果表明，实现的单通道模式，支持的最高串行频率达到3.5GHz，完全满足了光互连验证系统初期的要求，同时由RocketIO的高速串行差分口得到的眼图质量良好，表明对物理层IP的定制是成功的。
上传时间： 2013-06-28
上传用户：guh000
软件无线电DDC(数字下变频)系统作为前端ADC与后端通用DSP器件之间的桥梁，通过降低数据流的速率，把低速数据送给后端通用DSP器件进行处理，其性能的优劣将对整个软件无线电系统的稳定性产生直接影响。采用专用DDC芯片完成数字下变频，虽然具有抽取比大、性能稳定等优点，但价格昂贵，灵活性不强，不能充分体现软件无线电的优势。FPGA工艺发展迅速，处理能力大大增强，相对于ASIC、DSP来说具有吞吐量高、开发周期短、可实现在线重构等诸多优势。正因为这些优点，使得FPGA在软件无线电的研究和开发中起着越来越重要的作用。 本次设计的目标是在一块FPGA芯片上实现单通道数字下变频系统。现阶段主要对软件无线电数字下变频器的FPGA实现方法进行了研究分析，重点完成了其主要模块的设计和仿真以及初步的系统级验证。 论文首先对软件无线电数字下变频的国内外现状进行了分析，然后对FPGA实现数字下变频设计的优势作了阐述。在对软件无线电理论基础、数字信号处理的相关知识深入研究的基础上重点研究软件无线电数字下变频技术。对数字下变频的NCO、混频、CIC、HB、FIR模块的实现方法进行深入研究，在：MATLAB中设定整体系统方案、完成模块划分和接口定义，并对部分模块建立数学模型并仿真、对模块的性能进行优化。从数字下变频的系统层次上考虑了各模块彼此问的性能制约，从而选择合理配置、优化系统结构以获得模块间的性能均衡和系统性能的最优化。最后通过使用编写'Verilog程序和调用部分lP Core相结合的方法完成数字下变频各个模块的设计并完成仿真和调试。结果表明设计的思想和结构是正确的，在下一步工作中主要完成系统的板级调试。
上传时间： 2013-04-24
上传用户：隐界最新
数字存储示波器（DSO）上世纪八十年代开始出现，由于当时它的带宽和分辨率较低，实时性较差，没有具备模拟示波器的某些特点，因此并没有受到人们的重视。随着数字电路、大规模集成电路及微处理器技术的发展，尤其是高速模/数（A/D）转换器及半导体存储器（RAM）的发展，数字存储示波器的采样速率和实时性能得到了很大的提高，在工程测量中，越来越多的工程师用DSO来替代模拟示波器。 本文介绍了一款双通道采样速率达1GHz，分辨率为8Bits，实时带宽为200MHz数字存储示波器的研制。通过对具体功能和技术指标的分析，提出了FPGA＋ARM架构的技术方案。然后，本文分模块详细叙述了整机系统中部分模块，包括前端高速A/D转换器和FPGA的硬件模块设计，数据处理模块软件的设计，以及DSO的GPIB扩展接口逻辑模块的设计。 本文在分析了传统DSO架构的基础上，提出了本系统的设计思想和实现方案。在高速A/D选择上，国家半导体公司2005年推出的双通道采样速率达500MHz高速A/D转换器芯片ADC08D500，利用其双边沿采样模式（DES）实现对单通道1GHz的采样速率，并且用Xilinx公司Spraten-3E系列FPGA作为数据缓冲单元和存储单元，提高了系统的集成度和稳定性。其中，FPGA缓冲单元完成对不同时基情况下多通道数据的抽取，处理单元完成对数据正弦内插的计算，而DSO中其余数据处理功能包括数字滤波和FFT设计在后端的ARM内完成。DSO中常用的GPIB接口放在FPGA内集成，不仅充分利用了FPGA内丰富的逻辑资源，而且降低了整机成本，也减少了电路规模。 最后，利用ChipscopePro工具对采样系统进行调试，并分析了数据中的坏数据产生的原因，提出了解决方案, 并给出了FPGA接收高速A/D的正确数据。
上传时间： 2013-07-07
上传用户：asdkin
数字射频存储器(Digital Radio FreqlJencyr：Memory DRFM)具有对射频信号和微波信号的存储、处理及传输能力，已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术，DRFM由于具有处理这些相干波形的能力，被越来越广泛地应用于电子对抗领域作为射频频率源。目前，国内外对DRFM技术的研究还处于起步阶段，DRFM部件在采样率、采样精度及存储容量等方面，还不能满足现代雷达信号处理的要求。 本文介绍了DRFM的量化类型、基本组成及其工作原理，在现有的研究基础上提出了一种便于工程实现的设计方法，给出了基于现场可编程门阵列(Field Programmable Gate Array FPGA)实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位，具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波，用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器，采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA设计和功能仿真、时序分析。方案中采用了大量的低压差分信号(Low Voltage Differential Signaling LVDS)逻辑的芯片，从而大大降低了系统的功耗，提高了系统工作的可靠性。本文最后对采用的数字信号处理算法进行了仿真，仿真结果证明了设计方案的可行性。 本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比，具有更高的性能指标和优越性。
上传时间： 2013-06-01
上传用户：lanwei
随着信号处理技术的进步和电子技术的发展，雷达信号侦察接收机逐渐从模拟体制向数字体制转变。软件无线电概念的提出，促使雷达侦察接收机朝大带宽、全截获方向发展，现有的串行信号处理体制已经很难满足系统要求。FPGA器件的出现，为实现宽带雷达信号侦察数字接收机提供了硬件支持。 本文结合FPGA芯片特点，在前人研究基础上，从算法和硬件实现两方面，对雷达信号侦察数字接收机若干关键技术进行了研究和创新，主要研究内容包括以下几个方面。 1)给出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的两种FPGA设计联合仿真技术。这种联合仿真技术，大大提高了基于FPGA的雷达信号侦察数字接收机的设计效率。 2)给出了一种基于FFT/IFFT的宽带数字正交变换算法，并将该算法在FPGA中进行了硬件实现，设计可对600MHz带宽内的输入信号进行实时正交变换。 3)提出了一种全并行结构FFT的FPGA实现方案，并将其在FPGA芯片中进行了硬件实现，设计能够在一个时钟周期内完成32点并行FFT运算，满足了数字信道化接收机对数据处理速度的要求。 4)提出了一种自相关信号检测FPGA实现方案，通过改变FIFO长度改变自相关运算点数，实现了弱信号检测。提出通过二次门限处理来消除检测脉冲中的毛刺和凹陷，降低了虚警概率，提高了检测结果的可靠性。 5)在单通道自相关信号检测算法基础上，提出采用三路并行检测，每路采用不同的相关点数和检测门限，再综合考虑三路检测结果，得到最终检测结果。给出了算法FPGA实现过程，并对设计进行了联合时序仿真，提高了检测性能。 6)给出了一种利用FFT变换后的两根最大谱线进行插值的快速高精度频率估计方法，并将该算法在FPGA硬件中进行了实现。通过利用FFT运算后的实/虚部最大值进行插值，降低了硬件资源消耗、缩短了运算延迟。 7)结合4)、5)、6)中的研究成果，完成了对雷达脉冲信号到达时间、终止时间、脉冲宽度和脉冲频率的估计，最终在一块FPGA芯片内实现了一个精简的雷达信号侦察数字接收机，并在微波暗室中进行了测试。
上传时间： 2013-06-13
上传用户：Divine
ASC8511 是开关式、单节锂电池充电管理芯片,采用峰值电流模控制的BUCK 拓扑结构，最大充电电流可达2.5A. ASC8511 通过恒压控制环（CV）和恒流控制环（CC）来调整锂电池充电电压和恒流充电电流.ASC8511 集成电池过温保护、充电时间限制、输出短路等保护功能，通过NTC 检测电池温度，可以实现电池过热保护功能，两个LED 指示灯指示电池充电状态.ASC8511 采用16 脚T-SSOP 封装. 特点 ● 充电电压精度0.5% ● 最大充电电流2.5A ● 自耗电小于5uA ● 电阻可编程调节恒流充电电流 ● 开关频率500KHZ ● 适用于单节锂电池充电 ● 软启动 ● 电池过温保护 ● 芯片过热保护 ● 状态指示 ● 环境温度范围: -20℃～70℃ ● 16 脚T-SSOP 封装 应用 ● 手持设备、POS机 ● MID、数码产品 ● 移动DVD ● 笔记本、对讲机
上传时间： 2013-11-22
上传用户：13788529953
AVR mega16开发板 联系 杨迪 15336417867 0531-55508458 QQ：1347978253 http://www.easyele.cn本产品是我公司自主研发生产的，AVR Mega16开发板是以ATMEL的Mega16单片机为核心，高性能低定价的单片机开发工具，产品集成AVR JTAG ICE仿真器和STK500 ISP编程器，用户只需要再拥有一台计算机即可进行系统的学习，操作简单，使用方便，兼容开发型号：ATmega32，AVR mega16开发板可以做为学习板 仿真器 编程器使用，三种功能与一体，不需要单独买仿真器 编程器，省时，省事，省钱。货号：EasyAVR-M16规格： 套 重量：400克 单价298/套。AVR mega16开发板板载资源： 1.5V供电接口，输入7~9V 内正外负，送电源 2.板载AVR JTAG ICE USB接口 3.板载AVR ISP USB接口 4.Atmega16芯片，片内资源丰富 5.USB1.1 通讯接口 6.RS232 串行通讯口 7.RS485通讯接口 8.8个独立按键 9.4位一体七段数码管 HC595驱动 10.8个独立LED 11.1路有源蜂鸣器，也可接无源蜂鸣器 12.实时钟PCF8563 13.1IIC总线EEPROM AT24c01 14.1-wire单总线 15.晶振和复位电路 16.可选的有源晶振电路 17.AD电压调整电位器 18.电位器参考电压和待测电压调整 19.4个8位拨码开关 20.32Pin MCU外接端子 所有引脚标注 21.12864液晶接口 22.1602液晶接口 23.标准KF396尼龙接线端子 24.透明防滑硅胶脚垫 AVR mega16开发板实验例程： 模数转换（AD）： 单通道AD采集，七段数码管显示结果 双通道分时采集，利用串口将结果传至PC 蜂鸣器： 按键检测，蜂鸣器鸣叫 PCF8563定时，蜂鸣器1s鸣叫一次 键盘： 按键检测，蜂鸣器鸣叫 按键检测，LED显示 LED： 跑马灯程序 按键检测，LED显示 定时器： 定时器T1实现1秒定时，利用七段数码管显示 内部EEPROM： 利用EEPROM记录开机次数，七段数码管显示结果 WDT： 看们狗定时器简单实验 DS18B20： DS18B20检测温度，七段数码管显示结果 DS18B20检测温度，利用串口将结果传至PC SPI： 利用SPI驱动SPI器件74HC595，实现七段数码管的显示 TWI： 利用TWI驱动TWI器件24C01 利用TWI驱动TWI器件PCF8563 24C01： 24C01读写，利用JTAG察看结果 24C01读写，利用串口将结果传至PC AVR mega16开发板说明书下载：EasyAVR-M16-SK-3in1.pdf，内容详细，让您学习起来事半功倍，深入了解单片机电路的设计，找到好工作没问题，详细介绍电路设计和如果学习开发等内容，即使不买板子也值得你收藏。 物品清单： 1.AVR mega16开发板 (板载JTAG ISP 二合一) 2.9V 直流电源 3.USB通讯线缆 4.开发板说明书 5.资料光盘 原理图 开发软件 范例程序
上传时间： 2013-10-23
上传用户：dancnc
MSP430系列单片机C语言程序设计与开发MSP430系列是一个具有明显技术特色的单片机品种。关于它的硬件特性及汇编语言程序设计已在《MSP430系列超低功耗16位单片机的原理与应用》及《MSP430系列 FLASH型超低功耗16位单片机》等书中作了全面介绍。《MSP430系列单片机C语言程序设计与开发》介绍IAR公司为MSP430系列单片机配备的C程序设计语言C430。书中叙述了C语言的基本概念、C430的扩展特性及C库函数；对C430的集成开发环境的使用及出错信息作了详尽的说明；并以MSP430F149为例，对各种应用问题及外围模块操作提供了典型的C程序例程，供读者在今后的C430程序设计中参考。 《MSP430系列单片机C语言程序设计与开发》可以作为高等院校计算机、自动化及电子技术类专业的教学参考书，也可作为工程技术人员设计开发时的技术资料。MSP430系列超低功耗16位单片机的原理与应用目录MSP430系列单片机C语言程序设计与开发 目录 第1章 C语言基本知识1.1 标识符与关键字11.1.1 标识符11.1.2 关键字11.2 数据基本类型21.2.1 整型数据21.2.2 实型数据31.2.3 字符型数据41.2.4 各种数据转换关系61.3 C语言的运算符71.3.1 算术运算符71.3.2 关系运算符和逻辑运算符71.3.3 赋值运算符81.3.4 逗号运算符81.3.5 ? 与 ：运算符81.3.6 强制转换运算符91.3.7 各种运算符优先级列表91.4 程序设计的三种基本结构101.4.1 语句的概念101.4.2 顺序结构111.4.3 选择结构121.4.4 循环结构141.5 函数181.5.1 函数定义181.5.2 局部变量与全局变量191.5.3 形式参数与实际参数201.5.4 函数调用方式201.5.5 函数嵌套调用211.5.6 变量的存储类别221.5.7 内部函数和外部函数231.6 数组231.6.1 一维数组241.6.2 多维数组241.6.3 字符数组261.7 指针271.7.1 指针与地址的概念271.7.2 指针变量的定义281.7.3 指针变量的引用281.7.4 数组的指针281.7.5 函数的指针301.7.6 指针数组311.8 结构和联合321.8.1 结构定义321.8.2 结构类型变量的定义331.8.3 结构类型变量的初始化341.8.4 结构类型变量的引用341.8.5 联合341.9 枚举361.9.1 枚举的定义361.9.2 枚举元素的值371.9. 3 枚举变量的使用371.10 类型定义381.10.1 类型定义的形式381.10.2 类型定义的使用381.11 位运算391.11.1 位运算符391.11.2 位域401.12 预处理功能411.12.1 简单宏定义和带参数宏定义411.12.2 文件包含431.12.3 条件编译命令44第2章 C430--MSP430系列的C语言2.1 MSP430系列的C语言452.1.1 C430概述452.1.2 C430程序设计工作流程462.1.3 开始462.1.4 C430程序生成472.2 C430的数据表达482.2.1 数据类型482.2.2 编码效率502.3 C430的配置512.3.1 引言512.3. 2 存储器分配522.3.3 堆栈体积522.3.4 输入输出522.3.5 寄存器的访问542.3.6 堆体积542.3.7 初始化54第3章 C430的开发调试环境3.1 引言563.1.1 Workbench特性563.1.2 Workbench的内嵌编辑器特性563.1.3 C编译器特性573.1. 4 汇编器特性573.1.5 连接器特性583.1.6 库管理器特性583.1.7 C?SPY调试器特性593.2 Workbench概述593.2.1 项目管理模式593.2.2 选项设置603.2.3 建立项目603.2.4 测试代码613.2.5 样本应用程序613.3 Workbench的操作623.3.1 开始633.3.2 编译项目683.3.3 连接项目693.3.4 调试项目713.3.5 使用Make命令733.4 Workbench的功能汇总753.4.1 Workbench的窗口753.4.2 Workbench的菜单功能813.5 Workbench的内嵌编辑器993.5.1 内嵌编辑器操作993.5.2 编辑键说明993.6 C?SPY概述1013.6.1 C?SPY的C语言级和汇编语言级调试1013.6.2 程序的执行1023.7 C?SPY的操作1033.7.1 程序生成1033.7.2 编译与连接1033.7.3 C?SPY运行1033.7.4 C语言级调试1043.7.5 汇编级调试1113.8 C?SPY的功能汇总1133.8.1 C?SPY的窗口1133.8.2 C?SPY的菜单命令功能1203.9 C?SPY的表达式与宏1323.9.1 汇编语言表达式1323.9.2 C语言表达式1333.9.3 C?SPY宏1353.9.4 C?SPY的设置宏1373.9.5 C?SPY的系统宏137 第4章 C430程序设计实例4.1 程序设计与调试环境1434.1.1 程序设计调试集成环境1434.1.2 设备连接1444.1.3 ProF149实验系统1444.2 数值计算1454.2.1 C语言表达式1454.2.2 利用MPY实现运算1464.3 循环结构1474.4 选择结构1484.5 SFR访问1494.6 RAM访问1504.7 FLASH访问1514.8 WDT操作1534.8. 1 WDT使程序自动复位1534.8.2 程序对WATCHDOG计数溢出的控制1544.8.3 WDT的定时器功能1554.9 Timer操作1554.9.1 用Timer产生时钟信号1554.9.2 用Timer检测脉冲宽度1564.10 UART操作1574.10.1 点对点通信1574.10.2 点对多点通信1604.11 SPI操作1634.12 比较器操作1654.13 ADC12操作1674.13.1 单通道单次转换1674.13.2 序列通道多次转换1684.14 时钟模块操作1704.15 中断服务程序1714.16 省电工作模式1754.17 调用汇编语言子程序1764.17.1 程序举例1764.17.2 生成C程序调用的汇编子程序177第5章 C430的扩展特性5.1 C430的语言扩展概述1785.1.1 扩展关键字1785.1.2 #pragma编译命令1785.1.3 预定义符号1795.1.4 本征函数1795.1.5 其他扩展特性1795.2 C430的关键字扩展1795.2.1 interrupt1805.2.2 monitor1805.2.3 no_init1815.2.4 sfrb1815.2.5 sfrw1825.3 C430的 #pragma编译命令1825.3.1 bitfields=default1825.3.2 bitfields=reversed1825.3.3 codeseg1835.3.4 function=default1835.3.5 function=interrupt1845.3.6 function=monitor1845.3.7 language=default1845.3.8 language=extended1845.3.9 memory=constseg1855.3.10 memory=dataseg1855.3.11 memory=default1855.3.12 memory=no_init1865.3.13 warnings=default1865.3.14 warnings=off1865.3.15 warnings=on1865.4 C430的预定义符号1865.4.1 DATE1875.4.2 FILE1875.4.3 IAR_SYSTEMS_ICC1875.4.4 LINE1875.4.5 STDC1875.4.6 TID1875.4.7 TIME1885.4.8 VER1885.5 C430的本征函数1885.5.1 _args＄1885.5.2 _argt＄1895.5.3 _BIC_SR1895.5.4 _BIS_SR1905.5.5 _DINT1905.5.6 _EINT1905.5.7 _NOP1905.5.8 _OPC1905.6 C430的汇编语言接口1915.6.1 创建汇编子程序框架1915.6.2 调用规则1915.6.3 C程序调用汇编子程序1935.7 C430的段定义1935.7.1 存储器分布与段定义1945.7.2 CCSTR段1945.7.3 CDATA0段1945.7.4 CODE段1955.7.5 CONST1955.7.6 CSTACK1955.7.7 CSTR1955.7.8 ECSTR1955.7.9 IDATA01965.7.10 INTVEC1965.7.11 NO_INIT1965.7.12 UDATA0196第6章 C430的库函数6.1 引言1976.1.1 库模块文件1976.1.2 头文件1976.1.3 库定义汇总1976.2C 库函数参考2046.2.1 C库函数的说明格式2046.2.2 C库函数说明204第7章 C430编译器的诊断消息7.1 编译诊断消息的类型2307.2 编译出错消息2317.3 编译警告消息243附录 AMSP430系列FLASH型芯片资料248附录 BProF149实验系统251附录 CMSP430x14x.H文件253附录 DIAR MSP430 C语言产品介绍275
上传时间： 2014-05-05
上传用户：253189838
