针对全向天线高性能的要求，提出了一种并行馈电的天线阵列方案并完成设计。天线设计采用了三扇区合成全向覆盖的方案。通过改变寄生单元的负载，调整扇区天线波束宽度，使之满足扇区天线的-6dB波束为120°的要求，有效的减小了天线在水平面的波动性。实际测试表明该天线具有高增益，良好的全向性，达到了设计要求。
上传时间： 2013-10-20
上传用户：brilliantchen
介绍电磁带隙结构的概念,综述目前电磁带隙结构的类型和研究进展,电磁带隙结构所具有的抑制表面波特性能大大提高天线增益,降低阵列天线单元间的互扰,而且增大了带宽;作为覆层的电磁带隙缺陷结构能极大提高天线的方向性和辐射效率,突出表现在口径天线方面;同时同相反射特性使得减小天线体积成为可能,电磁带隙结构的这些特性及其未来的发展展趋势为高性能天线研究提供新的设计思想。
上传时间： 2013-10-08
上传用户：569342831
研究了圆极化微带阵列天线的设计方法。重点讨论了用双馈电正方形单元天线实现圆极化、高增益阵列天线的实现方法,并利用Ansoft HFSS 软件进行仿真分析,仿真结果显示,在工作频带内天线增益>13 dB,驻波<1.3,方向图E面波瓣宽度>33°,H面波瓣宽度>33°。
上传时间： 2013-10-15
上传用户：Sophie
为了实现嵌入式手持终端系统的功耗低、体积小、性能稳定的需求，以TI公司的MSP430F449的16位低功耗微控制器为中央处理单元，Semtech公司的SX1233为射频收发单元，设计了一种能广泛应用于餐饮、物流、无线抄表等领域的低成本、超低功耗的无线手持终端设备。分析了系统的功耗和编程特点，给出了系统软件的设计方案。实测结果表明，所设计的无线手持终端设备性能稳定、灵活可调，达到了设计要求。
上传时间： 2013-10-18
上传用户：SimonQQ
一、任务 设计一个无中心站点的多路对讲通信系统，系统原理框图如下 对讲通信系统，能对20米以外的各单元进行呼叫与对讲，通过无线传输进行语音的传输。 二、要求
上传时间： 2013-11-10
上传用户：zhuyibin
本书以普及开关稳压电源基础知识、指导设计与检修稳压电源电路为主线，详细讲解了线性稳压电源、PWM开关稳压电源、谐振式开关稳压电源等的设计与维修。先以比较简单的线性稳压电源为切入点，逐步深入，然后再扩展到PwM开关稳压电源和谐振式开关稳压电源，详细讲解各种稳压电源的原理、特点，以及设计时各种单元电路元器件的选择方法，最后讲解开关电源故障的检修方法。
上传时间： 2013-11-18
上传用户：妄想演绎师
采用瑞萨MCU芯片M34559设计的遥控器的发射单元源码。
上传时间： 2014-04-06
上传用户：fandeshun
附件为NE555电路智能设计软件，是以NE555芯片为核心,设计出不同的智能控制电路的软件。 NE555为8脚时基集成电路， 各脚主要功能（集成块图在下面） 1地GND 2触发 3输出 4复位 5控制电压 6门限(阈值） 7放电 8电源电压Vcc 应用十分广泛，可装如下几种电路： 1。单稳类电路作用： 定延时，消抖动，分（倍）频，脉冲输出，速率检测等。 2。双稳类电路作用： 比较器，锁存器，反相器，方波输出及整形等。 3。无稳类电路作用： 方波输出，电源变换，音响报警，玩具，电控测量，定时等。 我们知道，555电路在应用和工作方式上一般可归纳为3类。每类工作方式又有很多个不同的电路。在实际应用中，除了单一品种的电路外，还可组合出很多不同电路，如：多个单稳、多个双稳、单稳和无稳，双稳和无稳的组合等。这样一来，电路变的更加复杂。为了便于我们分析和识别电路，更好的理解555电路，这里我们这里按555电路的结构特点进行分类和归纳，把555电路分为3大类、8种、共18个单元电路。每个电路除画出它的标准图型，指出他们的结构特点或识别方法外，还给出了计算公式和他们的用途。方便大家识别、分析555电路。下面将分别介绍这3类电路
上传时间： 2013-10-23
上传用户：qimingxing130
为满足三维大地电磁勘探技术对多个采集站的同步需求，基于FPGA设计了一种晶振频率校准系统。系统可以调节各采集站的恒温压控晶体振荡器同步于GPS，从而使晶振能够输出高准确度和稳定度的同步信号。系统中使用FPGA设计了高分辨率的时间间隔测量单元，达到0.121 ns的测量分辨率，能对晶振分频信号与GPS秒脉冲信号的时间间隔进行高精度测量，缩短了频率校准时间。同时在FPGA内部使用PicoBlaze嵌入式软核处理器监控系统状态，并配合滑动平均滤波法对测量得到的时间间隔数据实时处理，有效地抑制了GPS秒脉冲波动对频率校准的影响。
上传时间： 2013-11-17
上传用户：www240697738
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
