各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触发器,集成数模转换器(DAC),逐次渐进型模数转换器(ADC)
标签： THD 电子器件 数字电路 实验箱
上传时间： 2013-12-19
上传用户：heart520beat
半加器 或门 1位二进制全加器顶层设计描述
标签： 半加器 二进制 全加器 或门
上传时间： 2014-01-03
上传用户：cursor
用VHDL语言实现半加器。已经通过编译和仿真
标签： VHDL 语言 半加器 仿真
上传时间： 2013-12-30
上传用户：cc1915
利用两个半加器来组成的全加器，是简单的vhdl语言入门
标签： 半加器 全加器
上传时间： 2017-06-09
上传用户：leixinzhuo
数据选择器，半加器，3-8译码器vhd源代码。是最近学校的实验内容。我要成会员，所以都发上来供大家参考。
标签： 数据选择器
上传时间： 2014-07-07
上传用户：许小华
实验课的作业，包括半加器、全加器、加/减法器，使用逻辑图和VHDl描述，包括分析和报告。
标签： 实验
上传时间： 2013-12-25
上传用户：从此走出阴霾
4位全加器设计，包含半加器构成全加器，由全加器构成4位全加器及其拓展
标签： 全加器
上传时间： 2017-05-06
上传用户：dreamboy36
实现全加器的不可或缺的东西，半加器，功能就是为了全加器做好准备
上传时间： 2017-07-15
上传用户：784533221
利用触发器实现的，8位半加器的VHDL语言实现，适用于altera系列FPGA
标签： 触发器
上传时间： 2016-01-27
上传用户：270189020
EDA课程所用的Max Plus2软件，制作的半加器，有图像文件，有波形文件，建议看看，
标签： Plus2 EDA Max 软件
上传时间： 2014-01-18
上传用户：jennyzai
