WLAN
上传时间： 2014-12-29
上传用户：fhjdliu
产品概述HP ProCurve Switch 2810系列包括两款机型：带有 20个10/100/1000端口的24端口HP ProCurve Switch 2810-24G和带有44个10/100/1000端口的48端口HP ProCurve Switch 2810-48G。每款交换机还配有4个双功能定制端口，可用于RJ-45 10/100/1000或mini-GBIC光纤千兆连接。2810系列交换机可提供出色的访问安全性、高级优先化和流量监控能力，因而是高性能、安全10/100/1000连接的理想选择。此外，它还价格经济、简单易用，带有1U可堆叠外形，即使应用于更小的布线室内，也便于灵活操作。
上传时间： 2013-11-24
上传用户：tiantwo
1 设计概述 1.1 需求分析 综合布线是智能化的先决条件和基础，主要为欢乐海岸内计算机网络、电话、监控、智能化管理提供传输线路，同时也可作为其它数字信号、图像信号和控制信号等的传输媒介。本方案采用光纤+六类布线解决方案，实现千兆骨干、百兆桌面接入，必要时可升至万兆骨干、千兆桌面接入。
上传时间： 2013-11-21
上传用户：tdyoung
网络正在成为当今社会通用通信的骨干力量,现代化的设备迫切需要解决如何简洁高速的接入问题。涉及了基于FPGA 的嵌入式技术。简要介绍了使用Xilinx 的EDK 和ISE 等工具的设计流程和设计实现支持TCP/ IP 协议的10M/ 100M/ 1000M以太网SOPC 系统的工程实例,并对涉及的关键技术进行了说明,列出了实物系统的指标测试结果。关键词 FPGA;EDK;SOPC;嵌入式开发;EMAC;PowePc
上传时间： 2013-11-16
上传用户：66666
核心板配置 核心板配置癿FPGA芯片是Cyclone II系列癿EP2C8Q208C，具有8256个LEs，36个M4K RAM blocks (4Kbits plus 512 parity bits)，同时具有165,888bit癿RAM，支持18个Embedded multipliers和2个PLL，资源配备十分丰富。实验证明，返款芯片在嵌入NIOS II软核将黑釐开収板癿所有外讴全部跑起来，仅占全部资源癿70-80% ; 核心板同时配备了64Mbit癿SDRAM，对亍运行NIOS软核提供了有力癿保障，返款芯片为时钟频率有143MHz，实验证明，NIOS II软核主频可以平稳运行120MHz，速度迓是相当忚癿; 16Mbit癿配置芯片也为返款核心板增色丌少，丌仅可以存储配置信息，同时迓可以实现NIOS II软件程序存储，你编写癿程序再大也没有后顼乀忧了。 20M癿有源晶振也是必丌可少癿，他是整个系统癿时钟源泉;4个LED对亍调试来说更是提供了径多方便;复位按键，重新配置按键，配置指示灯一个也丌能少;同时支持AS模式和JTAG模式; 除此以外，核心板一个更大的特点是它可以独立亍底板单独运行，为此配备了5V癿电源接口，高质量癿红色开关，为了安全迓加入了自恢复保险丝。当然扩展口是丌能少癿，除了SDRAM占用癿38个IO口外，其他100个IO全部扩展出来，为大家可以迕行自我扩展实验做好了充分癿准备。 四、 下扩展板配置 为了让FPGA収挥它癿强大功能，黑釐开収板为其讴计一款资源丰富癿下扩展板(乀所以叨下扩展板，是因为我们后续迓会有上扩展板)。下面我们就来简单介终一下下扩展板癿资源配置。 支持网络功能，配置ENC28J60网口芯片。ENC28J60是Microchip Technology(美国微芯科技公司)推出癿28引脚独立以太网控刢器。目前市场上大部分以太网控刢器癿封装均赸过80引脚，而符吅IEEE 802.3协议癿ENC28J60叧有28引脚，既能提供相应癿功能，又可以大大简化相关讴计，减小空间; 支持USB功能，配置CH376芯片。CH376 支持USB 讴备方式和USB 主机方式，幵丏内置了USB 途讯协议癿基本固件，内置了处理Mass-Storage海量存储讴备癿与用途讯协议癿固件，内置了SD 卡癿途讯接口固件，内置了FAT16和FAT32 以及FAT12 文件系统癿管理固件，支持常用癿USB 存储讴备(包括U 盘/USB 硬盘/USB 闪存盘/USB 读卡器)和SD 卡(包括标准容量SD 卡和高容量HC-SD 卡以及协议兼容癿MMC 卡和TF 卡); 支持板载128*64的点阵LCD。ST7565P控刢芯片，内置DC/DC电路，途过软件调节对比度。该芯片支持，幵口和串口丟种方式;
上传时间： 2013-11-23
上传用户：ouyangtongze
重点描述了基于嵌入式Linux的STP模块的开发过程，深入分析了Linux内核的STP协议以及MGMT帧在内核的处理流程，并针对内核中STP协议存在的问题设计了适用于交换机的STP模块，以及STP模块在千兆以太网交换机软件系统中的应用。
上传时间： 2014-01-06
上传用户：小小小熊
产品说明： 是 1000M自适应以太网外置电源光纤收发器，可以将 10/100BASE-TX的双绞线电信号和1000BASE-LX的光信号相互转换。它将网络的传输距离的极限从铜线的100 米扩展到224/550m（多模光纤）、100公里（单模光纤）。可简便地实现 HUB、SWITCH、服务器、终端机与远距离终端机之间的互连。HH-GE-200 系列以太网光纤收发器即插即用，即可单机使用，也可多机集成于同一机箱内使用。
上传时间： 2013-12-22
上传用户：哈哈haha
中兴通讯硬件一部巨作－信号完整性 近年来，通讯技术、计算机技术的发展越来越快，高速数字电路在设计中的运用越来 越多，数字接入设备的交换能力已从百兆、千兆发展到几十千兆。高速数字电路设计对信 号完整性技术的需求越来越迫切。 在中、 大规模电子系统的设计中， 系统地综合运用信号完整性技术可以带来很多好处， 如缩短研发周期、降低产品成本、降低研发成本、提高产品性能、提高产品可靠性。 数字电路在具有逻辑电路功能的同时，也具有丰富的模拟特性，电路设计工程师需要 通过精确测定、或估算各种噪声的幅度及其时域变化，将电路抗干扰能力精确分配给各种 噪声，经过精心设计和权衡，控制总噪声不超过电路的抗干扰能力，保证产品性能的可靠 实现。 为了满足中兴上研一所的科研需要， 我们在去年和今年关于信号完整性技术合作的基 础上，克服时间紧、任务重的困难，编写了这份硬件设计培训系列教材的“信号完整性” 部分。由于我们的经验和知识所限，这部分教材肯定有不完善之处，欢迎广大读者和专家 批评指正。 本教材的对象是所内硬件设计工程师， 针对我所的实际情况， 选编了第一章——导论、 第二章——数字电路工作原理、第三章——传输线理论、第四章——直流供电系统设计， 相信会给大家带来益处。同时，也希望通过我们的不懈努力能消除大家在信号完整性方面 的烦脑。 在编写本教材的过程中，得到了沙国海、张亚东、沈煜、何广敏、钟建兔、刘辉、曹 俊等的指导和帮助，尤其在审稿时提出了很多建设性的意见，在此一并致谢！
上传时间： 2013-11-03
上传用户：奇奇奔奔
摘 要:介绍了FPGA最新一代器件Virtex25上的高速串行收发器RocketIO。基于ML505开发平台构建了一个高速串行数据传输系统,重点说明了该系统采用RocketIO实现1. 25Gbp s高速串行传输的设计方案。实现并验证了采用FPGA完成千兆串行传输的功能目标,为后续采用FPGA实现各种高速协议奠定了良好的基础。关键词: FPGA;高速串行传输; RocketIO; GTP 在数字系统互连设计中,高速串行I/O技术取代传统的并行I/O技术成为当前发展的趋势。与传统并行I/O技术相比,串行方案提供了更大的带宽、更远的距离、更低的成本和更高的扩展能力,克服了并行I/O设计存在的缺陷。在实际设计应用中,采用现场可编程门阵列( FPGA)实现高速串行接口是一种性价比较高的技术途径。
上传时间： 2013-10-22
上传用户：semi1981
pcie基本概念及其工作原理介绍：PCI Express®（或称PCIe®），是一项高性能、高带宽，此标准由互连外围设备专业组（PCI-SIG）制 订，用于替代PCI、PCI Extended (PCI-X)等基于总线的通讯体系架构以及图形加速端口（AGP）。 转向PCIe主要是为了实现显著增强系统吞吐量、扩容性和灵活性的目标，同时还要降低制造成本，而这 些都是基于总线的传统互连标准所达不到的。PCI Express标准在设计时着眼于未来，并且能够继续演 进，从而为系统提供更大的吞吐量。第一代PCIe规定的吞吐量是每秒2.5千兆比特（Gbps），第二代规 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0标准已经支持8.0 Gbps的吞吐量。在PCIe标准继续充分利 用最新技术来提供不断加大的吞吐量的同时，采用分层协议也便于PCI向PCIe的演进，并保持了与现有 PCI应用的驱动程序软件兼容性。 虽然最初的目标是计算机扩展卡以及图形卡，但PCIe目前也广泛适用于涵盖更广的应用门类，包括网络 组建、通信、存储、工业电子设备和消费类电子产品。 本白皮书的目的在于帮助读者进一步了解PCI Express以及成功PCIe成功应用。 PCI Express基本工作原理 拓扑结构 本节介绍了PCIe协议的基本工作原理以及当今系统中实现和支持PCIe协议所需要的各个组成部分。本节 的目标在于提供PCIe的相关工作知识，并未涉及到PCIe协议的具体复杂性。 PCIe的优势就在于降低了复杂度所带来的成本。PCIe属于一种基于数据包的串行连接协议，它的复杂度 估计在PCI并行总线的10倍以上。之所以有这样的复杂度，部分是由于对以千兆级的速度进行并行至串 行的数据转换的需要，部分是由于向基于数据包实现方案的转移。 PCIe保留了PCI的基本载入-存储体系架构，包括支持以前由PCI-X标准加入的分割事务处理特性。此 外，PCIe引入了一系列低阶消息传递基元来管理链路（例如链路级流量控制），以仿真传统并行总线的 边带信号，并用于提供更高水平的健壮性和功能性。此规格定义了许多既支持当今需要又支持未来扩展 的特性，同时还保持了与PCI软件驱动程序的兼容性。PCI Express的先进特性包括：自主功率管理； 先进错误报告；通过端对端循环冗余校验（ECRC）实现的端对端可靠性，支持热插拔；以及服务质量（QoS）流量分级。
上传时间： 2013-11-29
上传用户：zw380105939
