电子拔河游戏的实现, 二极管,移位寄存器和计数器的实现
上传时间： 2014-12-01
上传用户：yzy6007
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updown：计数器进行自加/自减运算控制（1：自加/0：自减）； load_d
上传时间： 2015-03-28
上传用户：zycidjl
这是一个Flash制作的综合搜索引擎实例！ 上面加了个Flash计数器！下载后有Fla源文件，
上传时间： 2013-12-26
上传用户：zhangliming420
一元稀疏多项式计算器[加法和乘法] 问题描述： 设计一元系数多项式计数器实现两个多项式间的加法、减法。 基本要求： （1） 输入并建立多项式 （2） 输出多项式，输出形式为整数序列：n，c1，e1，c2，e2……cn，en，其中n是多项式的项数，ci，ei分别为第i项的系数和指数。序列按指数降序排列。 （3） 多项式a和b相加，建立多项式a+b，输出相加的多项式。 （4） 多项式a和b相减，建立多项式a-b，输出相减的多项式。 用带表头结点的单链表存储多项式。 测试数据： (1) (2x+5x8-3.1x11)+(7-5x8+11x9) (2) (6x-3-x+4.4x2-1.2x9)-(-6x-3+5.4x2+7.8x15) (3) (x+x2+x3)+0 (4) (x+x3)-(-x-x-3)
上传时间： 2013-12-03
上传用户：561596
大学计算机数字逻辑实验作业 用Multisim仿真软件编写 计数器 用双D触发器74Ls74构成四位二进制串行计数器 二分频计数原理
上传时间： 2014-01-21
上传用户：wyc199288
这是一个用来生成表达工的值的程序 它可以输入8进制或十进制的数 建立一棵语法树 并返回表达式的值
上传时间： 2015-03-31
上传用户：gmh1314
用vhdl实现24小时计数器，方法简单实用。 仿真环境MAXPLUS-
上传时间： 2013-12-27
上传用户：luopoguixiong
用ASM语言编写的二十进制转换代码.有价值
上传时间： 2013-12-19
上传用户：王小奇
这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!
上传时间： 2015-04-04
上传用户：waitingfy
VHDL语言应用实例,计数器的设计,用GENERATE语句实现
上传时间： 2015-04-05
上传用户：cjl42111
