基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理大月小月，可手动任意设置年月日），秒表（包括开始、暂停和清零）。
标签： Cyclone Verilog Altera 144C
上传时间： 2015-09-27
上传用户：1051290259
VHDL硬件描述，使用环境为Quartus2 6.1 分别为16进制及60进制计数器的源代码
上传时间： 2016-05-30
上传用户：1109003457
51系列单片机红外线接收程序。 本程序运行在NEC制下的遥控器下，市面上的遥控器大部份都是NEC制的，运行程序，按遥控器在数码管上显示相应的地址码-指令码（以16进制显示）。
上传时间： 2016-06-05
上传用户：15071087253
通信信号相干调制解调源码 Fc=10 ％载频 Fs=40 ％系统采样频率 Fd=1 ％码速率 N=Fs/Fd df=10 numSymb=25 ％进行仿真的信息代码个数 M=2 ％进制数
上传时间： 2016-12-08
上传用户：nairui21
数字电子时钟中，秒和分要求要有60进制计数器和24进制计数器，此为60进制计数器
上传时间： 2013-12-15
上传用户：jackgao
利用栈对进制转换，对学习清华出版社的数据结构的学习很有帮助。对第四章的二叉数的程序。本程序可利用栈的功能对作任何进制都可以转换。
上传时间： 2016-12-23
上传用户：ccclll
数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能和报时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时”“分”“秒”计数器的输出状态六段显示译码器译码。通过六位ＬＥＤ七段显示器显示出来。校时电路器是用来对“时”“分”“秒”显示数字进行校时调整的。 在同一ＣＰＬＤ芯片口集成如下电路模块：
上传时间： 2017-01-15
上传用户：独孤求源
用vhdl对GAL22V10进行编程，实现100进制计数器
上传时间： 2017-03-09
上传用户：zhichenglu
对进制转换详细的说明文档，尤其针对有符号与无符号进制转换进行了详细的说明
上传时间： 2017-05-18
上传用户：wsf950131
这是一个8分频的VHDL语言设计程序，也可以看成是8进制计数器
上传时间： 2013-12-22
上传用户：nanxia
