1、 采用原始变量法，即以速度U、V及压力P作为直接求解的变量 2、 守恒型的差分格式，离散方程系对守恒型的控制方程通过对控制容积作积分而得出的，无论网格疏密程度如何，均满足在计算区域内守恒的条件； 3、 采用区域离散化方法B，即先定控制体界面、再定节点位置 4、 采用交叉网格，速度U、V与其他变量分别存储于三套网格系统中； 5、 不同的项在空间离散化过程中去不同的型线假设，源项采用局部线性化方法；扩散——对流项采用乘方格式（但很容易转化为中心差分、迎风差分或混合格式）；街面上的扩散系数采用调和平均法，而密度与流速则用线性插值； 6、 不稳态问题采用全隐格式，以保证在任何时间步长下均可获得具有物理意义的解； 7、 边界条件采用附加源项法处理； 8、 耦合的流速与压力采用SIMPLE算法来求解； 9、 迭代式的求解方法，对非线性问题，整个求解过程具有迭代性质；对于代数方程也采用迭代法求解； 10、 采用交替方向先迭代法求解代数方程并补以块修正技术以促进收敛。
标签： 变量
上传时间： 2013-11-25
上传用户：wcl168881111111
1、 采用原始变量法，即以速度U、V及压力P作为直接求解的变量 2、 守恒型的差分格式，离散方程系对守恒型的控制方程通过对控制容积作积分而得出的，无论网格疏密程度如何，均满足在计算区域内守恒的条件； 3、 采用区域离散化方法B，即先定控制体界面、再定节点位置 4、 采用交叉网格，速度U、V与其他变量分别存储于三套网格系统中； 5、 不同的项在空间离散化过程中去不同的型线假设，源项采用局部线性化方法；扩散——对流项采用乘方格式（但很容易转化为中心差分、迎风差分或混合格式）；街面上的扩散系数采用调和平均法，而密度与流速则用线性插值； 6、 不稳态问题采用全隐格式，以保证在任何时间步长下均可获得具有物理意义的解； 7、 边界条件采用附加源项法处理； 8、 耦合的流速与压力采用SIMPLE算法来求解； 9、 迭代式的求解方法，对非线性问题，整个求解过程具有迭代性质；对于代数方程也采用迭代法求解； 10、 采用交替方向先迭代法求解代数方程并补以块修正技术以促进收敛。
标签： 变量
上传时间： 2016-12-28
上传用户：heart520beat
1、 采用原始变量法，即以速度U、V及压力P作为直接求解的变量 2、 守恒型的差分格式，离散方程系对守恒型的控制方程通过对控制容积作积分而得出的，无论网格疏密程度如何，均满足在计算区域内守恒的条件； 3、 采用区域离散化方法B，即先定控制体界面、再定节点位置 4、 采用交叉网格，速度U、V与其他变量分别存储于三套网格系统中； 5、 不同的项在空间离散化过程中去不同的型线假设，源项采用局部线性化方法；扩散——对流项采用乘方格式（但很容易转化为中心差分、迎风差分或混合格式）；街面上的扩散系数采用调和平均法，而密度与流速则用线性插值； 6、 不稳态问题采用全隐格式，以保证在任何时间步长下均可获得具有物理意义的解； 7、 边界条件采用附加源项法处理； 8、 耦合的流速与压力采用SIMPLE算法来求解； 9、 迭代式的求解方法，对非线性问题，整个求解过程具有迭代性质；对于代数方程也采用迭代法求解； 10、 采用交替方向先迭代法求解代数方程并补以块修正技术以促进收敛。
标签： 变量
上传时间： 2013-12-28
上传用户：Avoid98
本文简单介绍了基于小波变换的图像分解与重构，在此基础上讨论了MATLAB语言环境下 图像压缩和图像融合的基本方法
上传时间： 2017-03-27
上传用户：jichenxi0730
基于图像增强的灰度插值算法，这是图像配准和图像融合的基础部分
上传时间： 2014-01-11
上传用户：妄想演绎师
《Visual C++小波变换技术与工程实践》 作者：靳济芳。书上的代码。第5章：小波变换与数字图像处理。包括：图像的复原，图像增强，图像融合的代码，供大家参考。
上传时间： 2017-06-04
上传用户：cc1015285075
而图像配准是图像融合的重要前提，图像配准是指对一幅图像进行一定的几何变换而映射到另一幅图像中，使得两幅图像中的相关点达到空间上的一致。
标签： 图像配准
上传时间： 2015-12-22
上传用户：wuaichenfeng
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
