虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

北斗卫星<b>通信系统</b>

  • 多载波扩频通信的Rake接收机理论研究及FPGA实现.rar

    由于移动环境的复杂性,无线信号在发送传输和接收过程中有很明显的衰落现象,特别是在高频无线通信中,多径衰落或频率选择性衰落对无线信号的干扰最为严重。通过分集接收技术,Rake接收机在CDMA移动通信系统中抗多径衰落效果尤为明显。作为一种新颖的多址接入方式,多载波CDMA充分利用了OFDM最优频率利用率以及CDMA的多址和频率分集,且系统容量和抗符号间干扰性能明显优于传统的单载波CDMA。这些特性使得多载波CDMA成为未来的宽带无线通信系统最有希望的候选。 @@ 本文研究了一种多载波扩频通信系统,介绍了其Rake接收机工作原理和设计思想,进行了理论仿真并用FPGA予以实现。 @@ 本文首先介绍了移动通信系统的发展历史以及OFDM和CDMA技术原理,并描述了OFDM和CDMA结合的三种系统(MC-DS-CDMA、MT-CDMA、MC-CDMA)的原理和系统模型;接着,介绍了目前影响移动通信的主要衰落以及Rake接收机基本原理及其作用。多径信号的每路信号都可能含有可以利用的信息,Rake接收机就是通过多个相关接收器接收多径信号中各路信号,通过信道估计和信道补偿消去信道因子的附加相位,并把他们合并在一起,以此来改善信号的信噪比和系统的可靠性;在此基础上,论文提出了一种多载波扩频通信系统的实现方案,并详细介绍了其Rake接收机实现原理,给出了最大比合并时各种分径数目下系统误码率的仿真图;最后介绍了此方案中Rake接收机的FPGA硬件实现设计方案及其系统 测试结果。@@ 仿真结果显示出随着分集径数的增加,系统的误码率显著降低。表明Rake接收机抗多径衰落效果显著,且在多载波CDMA系统中其分集效果更好,实现相对简单。最终Rake接收机的FPGA实现结果同理论仿真一致,时序通过,资源耗费不大,具有较大的实用价值。 @@关键词:多载波扩频通信,CDMA,Rake接收机,FPGA

    标签: Rake FPGA 多载波

    上传时间: 2013-07-25

    上传用户:axxsa

  • WCDMA系统下行同步原理与FPGA实现.rar

    同步是移动通信领域中的关键技术,是保障通信初始和进行的必要过程,对系统的性能影响重大。纵观移动通信系统的发展史,同步技术自始至终都是人们研究的热点。 @@ WCDMA作为第三代移动通信无线接口标准之一,已经在全世界范围内得到了商用。小区搜索是WCDMA的重要物理层过程,是实现下行移动台和基站间同步的重要手段。 @@ 作为ASIC领域的一种半定制电路,现场可编程门阵列(FPGA)既解决了全定制电路不能修改的不足,又解决了原有可编程器件容量有限的问题。FPGA以其强大的现场可编程能力和开发速度优势,逐渐成为ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 @@ 因此,研究WCDMA同步算法及其在FPGA中的实现与验证是具有理论和现实意义的。本文首先介绍了WCDMA物理层基础,接着详细讨论了WCDMA主同步、辅同步和导频同步的原理,介绍了前两步同步的改进型算法和证明,并和传统相关算法在资源和实现复杂度方面进行了比较,给出了下行同步的浮点仿真结果和分析。之后,深入讨论了下行同步的FPGA (V4-SX-35)实现方案、运算流程和模块间的接口设计。最后,介绍了下行同步的FPGA验证方法。 @@ 本文较为深入的讨论了WCDMA下行同步的算法和FPGA实现方案,给出了理论分析和仿真、实验结果。并在低复杂度和资源开销条件下,完成了FPGA的硬件设计和片上测试,达到了系统的性能指标。 @@关键词:WCDMA;同步;小区搜索;FPGA

    标签: WCDMA FPGA

    上传时间: 2013-04-24

    上传用户:wsm555

  • TDSCDMA频点拉远系统的FPGA设计与实现.rar

    随着TD—SCDMA技术的不断发展,TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富,室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世,可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手,重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙,实现业务的不对称性,但是多路数字中频所构成的系统成本高和控制的复杂性,以及TDD双工模式下,系统的峰均比随时隙数增加而增加,对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台,一方面软件算法可以有效保证时隙分配的准确性,保证对前端控制器的开关控制,以及对上下行功率读取计算和子帧的灵活提取,另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力,有效的控制TDD系统的峰均比,有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现,DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成;而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法,可以降低相邻信道的溢出,更有效的降低CF值。将DUC/CFR以单片FPGA实现,能很好提高RRU性能,减少其硬件结构,降低成本,降低功耗,增加外部环境的稳定性。

    标签: TDSCDMA FPGA 频点

    上传时间: 2013-07-20

    上传用户:rishian

  • 基于FPGA的HDMI显示系统的设计与实现.rar

    伴随着多媒体显示和传输技术的发展,人们获得了越来越高的视听享受。从传统的模拟电视,到标清、高清、全高清。与显示技术发展结伴而行的是显示接口技术的发展,从模拟的AV端子,S-Video和VGA接口,到数字显示的DVI接口,技术上经历了一个从模拟到数字,从并行到串行,从低速到高速的发展过程。 HDMI是最新的高清晰度多媒体接口,它的规范由Silicon Image等七家公司提出,具有带宽大,尺寸小,传输距离长和支持正版保护等功能,符合当今技术的发展潮流,一经推出,就获得了巨大的成功。成为平板显示器、高清电视等设备的标准接口之一,并获得了越来越广泛的应用。 从上世纪80年代XILINX发明第一款FPGA芯片以来,FPGA就以其体系结构和逻辑单元灵活,运算速度快,编程方便等优点广泛应用与IC设计、系统控制、视频处理、通信系统、航空航天等诸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3为核心,配合Silicon Image的专用HDMI接收芯片搭建了一个HDMI的接收显示平台。针对HDMI带宽宽,数据量大的特点,使用了新型的DDR2 SDRAM作为视频信号的输入和输出缓冲。在硬件板级设计上,针对HDMI和DDR2的相关高速电路,采用了一系列的高速电路设计方法,有效的避免了信号的反射,串扰等不良现象。同时在对HDMI规范和DDR2 SDRAM时序规范的深入研究的基础上,在ALTERA的开发平台QUARTUSII上编写了系统的顶层模块和相关各功能子模块,并仿真通过。 论文的主要工作和创新点表现在以下几个方面: 1、论文研究了最新的HDMI接口规范和新型存储器件DDR2的时序规范。 2、论文搭建的整个系统相当庞大,涉及到相关的规范、多种芯片的资料、各种工具软件的使用、原理图的绘制和PCB板的布局布线,直至后期的编程仿真,花费了作者大量的时间和精力。 3、论文首次使用FPGA来处理HDMI信号且直接驱动显示器件,区别于-般的ASIC方案。 4、论文对高速电路特别是的DDR2布局布线,采用了一系列的专门措施,具有一定的借鉴价值。

    标签: FPGA HDMI 显示系统

    上传时间: 2013-07-28

    上传用户:xiaoxiang

  • QPSK基带通信设计及其FPGA实现的研究

      全数字调制解调技术具有多速率、多制式、智能性等特点,这极大的提高了通信系统的灵活性和通用性,符合未来通信技术发展的方向。  本文从如下几个方面对全数字调制解调器进行了深入系统研究:1,在介绍全数字调制解调器的发展现状和研究QPSK通信调制解调方式的基础上,依据软件定性仿真分析了QPSK正交调制解调系统,设计出了满足系统要求的实现电路框图并选定了芯片;2,在完成了基于FPGA芯片实现QPSK调制解调的算法方案设计基础上,利用VHDL语言完成了芯片程序的设计,并对其进行了调试和功能仿真;3,利用设计出的调制解调器与选定的AD、DA、正交调制解调芯片,完成了QPSK通信系统的硬件电路的设计并完成了调制电路的研制;4,完成电路的信息速率大于300Kbps,产生的中频信号中心频率70MHz,带宽500KHz,满足系统设计要求,由于时间关系解调电路仍在调试中。  本文基于FPGA实现的QPSK数字调制解调器具有体积小、集成度高和软件可升级等优点,这为设计高集成和高灵活性的通信系统提供了技术基础。

    标签: QPSK FPGA 基带 通信设计

    上传时间: 2013-07-08

    上传用户:xinshou123456

  • 基于FPGA的GSM系统信道编码技术研究

    本论文是以GSM基站系统为对象研究了软件无线电思想在移动通信中应用的可行性,通过构造一个具有开放性、标准化、模块化的通用硬件平台,用软件来完成各种功能。 本文首先从整体上介绍了GSM移动通信系统及其实现过程,通过大量的Matlab仿真详细论述了GSM蜂窝通信系统中的语音编码、信道编码、交织、加密、调制等技术。 其次,文中介绍了GSM信道编码规则,其中重点阐述了CRC、卷积码和交织码的基本原理和算法实现,并完成了三者编码译码的软件设计,采用FPGA技术实现并验证了设计的正确性。 最后,对GMSK调制和解调的原理及特点进行论述,并提出了软件实现的可行性方案,为下一步的软件设计打下了坚实的基础。硬件试验平台是软件实现的基础,因此,文中进行了详细的分析与设计,并给出了部分电路设计图,对相关课题的研究具有一定的指导意义和参考价值。

    标签: FPGA GSM 信道编码

    上传时间: 2013-04-24

    上传用户:Yukiseop

  • OFDM系统中信道编码的FPGA实现及降低峰均比的研究

    低压电力线通信(PLC)具有网络分布广、无需重新布线和维护方便等优点。近年来,低压电力线通信被看成是解决信息高速公路“最后一英里”问题的一种方案,在国内外掀起了一个新的研究热潮。电力线信道中不仅存在多径干扰和子信道衰落,而且还存在开关噪声和窄带噪声,因此在电力线通信系统中,信道编码是不可或缺的重要组成部分。 本文着重研究了在FPGA上实现OFDM系统中的信道编解码方案。其中编码端由卷积码编码器和交织器组成,解码端由Viterbi译码器和解交织器组成,同时为了与PC机进行通信,还在FPGA上做了一个RS232串行接口模块,以上所有的模块均采用硬件描述语言VerilogHDL编写。另外,峰值平均功率比(PAR)较大是OFDM系统所面临的一个重要问题,必须要考虑如何降低大峰值功率信号出现的概率。本文重点研究了三种降低PAR的方法:即信号预畸变技术、信号非畸变技术和编码技术。这三种方法各有优缺点,但是迄今为止还没有一种好方法能够彻底地解决OFDM系统中较高PAR的弊病。本论文内容安排如下:第一章介绍了课题的背景,可编程器件和OFDM技术的发展历程。第二章详细介绍了OFDM的原理以及实现OFDM所采用的一些技术细节。第三章详细介绍了本课题中信道编码的方案,包括信道编码的基本原理,组成结构以及方案中采用的卷积码和交织的原理及设计。第四章详细讨论了编码方案如何在FPGA上实现,包括可编程逻辑器件FPGA/CPLD的结构特点,开发流程,以及串口通信接口、编解码器的FPGA设计。第五章详细介绍了如何降低OFDM系统中的峰值平均功率比。最后,在第六章总结全文,并对课题中需要进一步完善的方面进行了探讨。

    标签: OFDM FPGA 信道编码

    上传时间: 2013-04-24

    上传用户:520

  • 基于ARM的CAN总线与以太网互连系统设计

    目前,大多数嵌入式自动化系统都以MCU为核心,与监测、伺服、显示等仪器、设备配合实现一定的功能。现场信息往往止步于“现场”,嵌入式自动化系统从而成为了“信息孤岛”,因而制约了其本身的发展。要实现大规模的信息集成、综合实施自动化,就需要一种能在工业现场环境下运行、可靠性高且实时性好的通信系统,形成工业现场的底层网络,完成现场自动化设备之间的多点通信。 Ethernet(以太网)和CAN-bus(控制器局域网)分别是目前全球应用最为广泛的国际互联技术和开放式现场总线。随着测控技术与网络技术日益紧密的结合,测控系统接入互联网已经成为大势所趋,这也促成了近年来嵌入式网络技术的飞速发展。以太网技术正在迅猛发展,将其应用到工控领域,可以达到降低成本,简化结构等成效。随着技术的发展以及实际的需要,将两者结合无疑会为控制领域的飞速发展带来巨大的原动力。本文设计了一种以ARM7处理器为核心的高性能嵌入式CAN-Ethernet网关,可以用来实现监控设备和现场设备之间稳固、简洁的互连通信,完成对大规模现场设备的实时测控。 本文具体的研究内容如下: 1)以LPC2290为主控MCU的CAN-Ethernet互连系统的设计思想以及整体结构设计; 2)CAN-Ethernet互连系统转换电路及外围接口电路设计,MCS-51单片机与MCP2510实现CAN总线通信; 3)μC/OS-Ⅱ操作系统在LPC2290上的移植以及互连系统应用软件设计实现与探讨; 4)CAN-Ethernet互连系统核心交换模块的设计; 5)使用HTTP协议实现Web服务的功能,并通过Web页面实现对现场设备的远程测控。

    标签: ARM CAN 总线 以太网

    上传时间: 2013-08-06

    上传用户:夜月十二桥

  • 基于ARM的嵌入式网络视频监控系统设计

    基于PC、图像采集卡和存储设备的传统数字视频监控系统,体积庞大、功耗高、价格昂贵,只局限于特定范围的应用。而嵌入式网络视频监控系统以其价格低、便携式等特点在安防、智能家居等场所得到了越来越广泛的应用。 本文基于S3C2440\Windows CE5.0平台设计了一款具有网络传输查看功能的嵌入式网络视频监控系统。重点研究了OV9650 CMOS摄像头芯片流接口驱动的实现过程和开发方法,设计了基于TCP/IP网络传输协议的网络视频通信系统。并应用H.263压缩编解码算法对采集到的视频数据进行压缩,提高了视频传输效率。同时,针对H.263视频解码算法设计了一款简易视频回放软件,对H.263视频进行回放。为进一步满足小型化、便携式、低成本需求,开发定制了一款基于S3C2440\Windows CE5.0平台的手持式接收终端。 本系统整合了图像采集、网络通信、H.263编解码、视频回放等多项技术,实现了嵌入式技术、以太网络、视频监控三大前沿领域的有机结合。由于采用了ARM9单芯片控制方案,系统具有集成度高、可靠性高、功耗低、成本低、体积小、稳定性好等特点,可应用在远程监控、工业控制、视频会议、智能家居等诸多领域。该系统架构也为视频监控系统的发展提供了一种新思路。关键词:ARM;WinCE;S3C2440;嵌入式;网络视频监控

    标签: ARM 嵌入式 网络视频监控 系统设计

    上传时间: 2013-04-24

    上传用户:sardinescn

  • 基于ARMLinux的嵌入式多媒体系统设计与开发

    多媒体正在使我们的生活变得越来越丰富多彩。报纸,相片,CD机,电视,电影已经被PC机很好地整合到了一起,而互联网又使得多媒体资源的交流成为可能。跨越网络时代、信息时代、多媒体时代,后PC时代的到来,呼唤新一代的多媒体系统,它体积更小,功能更全,界面更友好。本系统就是面向这一需求而设计的。 嵌入式多媒体系统除了具有播放音乐,视频,浏览图片,电子书的基本功能外,一些方案还集成了视频录制、数码相机、数码摄像机、FM收音机、卫星定位导航系统、掌上游戏机和移动电视等等各种附加功能以满足不同的市场需求。本课题开发一套具有音频、视频、图片和电子书等功能的嵌入式多媒体系统解决方案,硬件部分以ARM处理器S3C241O为核心,软件部分以Linux操作系统为核心进行开发,系统具有体积小,成本低等特点。 本论文按照硬件、固件、软件三个层面分析了基于ARM Linux的嵌入式多媒体系统的设计和实现。硬件部分分处理器和外围电路两部分进行介绍。固件部分包括引导加载程序vivi的移植,Linux 2.6内核的移植,配置Cramfs根文件系统,Linux设备驱动程序开发。软件部分对Linux应用开发作出了讨论,包括系统的功能模块和软件构架,重点是基于MiniGUI的图形界面设计。在论文的最后,分析了系统的优缺点,以及单片解决方案和多处理器方案的比较,并展望了嵌入式多媒体系统的发展方向。

    标签: ARMLinux 嵌入式多媒体 系统设计

    上传时间: 2013-06-03

    上传用户:xfbs821