用java实现的动态菜单。可手动配置，十分方便
上传时间： 2016-01-12
上传用户：ls530720646
基于过采样和∑-△噪声整形技术的DAC能够可靠地把数字信号转换为高精度的模拟信号(大于等于16位)。采用这一架构进行数模转换具有诸多优点，例如极低的失配噪声和更高的可靠性，便于实现嵌入式集成等，最重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量，音频转换，汽车电子等领域有着广泛的应用价值。 本文采用∑-△结构以FPGA方式实现了一个具有高精度的数模转换器，在24比特的输入信号下，达到了约150dB的信噪比。作为一个灵活的音频DAC实现方案。该DAC可以对CD/DVD/HDCD/SACD等多种制式下的音频信号进行处理，接受并转换采样率为32/44.1/48/88.2/96/192kHz，字长为16/18/20/24比特的PCM数据，具备良好的兼容性和通用性。 由于非线性和不稳定性的存在，高阶∑-△调制器的设计与实现存在较大的难度。本文综合大量文献中的经验原则和方法，阐述了稳定的高阶高精度调制器的设计流程；并据此设计了达到24bit精度和满量程输入范围的的5阶128倍调制器。本文创新性地提出了∑-△调制器的一种高效率流水线实现结构。分析表明，与其他常见的∑-△调制器实现结构相比，本方案具有结构简单、运算单元少等优点；此外在同样信号采样率下，调制器所需的时钟频率大大降低。 文中的过采样滤波模块采用三级半带滤波器和一个可变CIC滤波器级联组成，可以达到最高128倍的过采样比，同时具有良好的通带和阻带特性。在半带滤波器的设计中采用了CSD编码，使结构得到了充分的简化。 本文提出的过采样DAC方案具有可重配置结构，让使用者能够方便地控制过采样比和调制器阶数。通过积分梳状滤波器的配置，能够获得32/64/128倍的不同过采样比，从而实现对于32～192kHz多种采样率输入的处理。在不同输入字长情况下，通过调制器的重构，则可以将调制器由高精度的5阶模式改变为功耗更低的3阶模式，满足不同分辨率信号输入时的不同精度要求。这是本文的另一创新之处。 目前，该过采样DAC已经在XilinxVirtexⅡ系列FPGA器件下得到硬件实现和验证。测试表明，对于从32kHz到192kHz的不同输入信号，该DAC模块输出1比特码流的带内信噪比均能满足24比特数据转换应用的分辨率要求。
上传时间： 2013-07-08
上传用户：从此走出阴霾
本文介绍了基于SRAM 查找表的现场可重配置FPGA 的结构和原理，及其配置方法，通过对多种配置方法的比较，提出了由单片机和EPROM 存储器组成的串行配置方式。这种方式结构简单，设计保密性好，易于升级，降低设计成本。在大规模可编程逻辑器件出现以前，把器件焊接在电路板上是设计数字系统的最后一步。当设计存在问题并解决后，设计者往往不得不重新设计印制电路板。设计周期长，设计效率低。CPLD 、FPGA 出现后，利用其在系统可编程或可重配置功能，设计者可以在进行逻辑设计而未进行电路设计时就把CPLD、FPGA 焊接在电路板上，然后在设计调试时可一次次随心所欲的改变电路的硬件逻辑关系，而不用改变电路板的结构。
上传时间： 2013-10-29
上传用户：born2007
介绍了软件动态链接技术的概念和特点，提出了基于TI TMS320系列DSP的软件动态链接技术。该技术解决了可重配置的DSP系统中关于软件二进制目标代码的动态加载和卸载的问题。采用该技术的软件重配置方案已成功运用于某多功能通信系统，为基于其他系列DSP的可重构数字处理系统提供了一定的参考，在无人值守设备、多功能信号处理设备方面具有一定的应用价值。
上传时间： 2013-10-14
上传用户：lanwei
基于MicroBlaze的FPGA重配置系统设计.pdf
标签： MicroBlaze FPGA 配置系统
上传时间： 2013-08-22
上传用户：anng
WP374 Xilinx FPGA的部分重配置
上传时间： 2013-11-11
上传用户：zhaoke2005
WP374 Xilinx FPGA的部分重配置
上传时间： 2013-11-03
上传用户：文993
主要用于监控网络流量并动态产生可视化结果
上传时间： 2014-01-06
上传用户：xzt
Linux内核重配置及编译
上传时间： 2015-02-27
上传用户：woshini123456
数据结构和算法Flash动画演示 B树的删除,B树的生长过程,串的顺序存储,单链表结点的插入,单链表结点的删除,堆排序,二叉排序树的删除等
上传时间： 2015-03-29
上传用户：kristycreasy
