搜索结果
找到约 4,982 项符合
加法器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (140)
- 其他 (20)
- 学术论文 (18)
- 技术资料 (9)
- 书籍源码 (7)
- 并行计算 (7)
- 汇编语言 (7)
- 模拟电子 (5)
- 教程资料 (4)
- 单片机开发 (4)
- 其他书籍 (4)
- 可编程逻辑 (3)
- 文章/文档 (3)
- 编译器/解释器 (3)
- 软件设计/软件工程 (3)
- Java编程 (3)
- 其他嵌入式/单片机内容 (3)
- 操作系统开发 (3)
- 数据结构 (3)
- 通讯/手机编程 (3)
- 单片机编程 (2)
- DSP编程 (2)
- 数学计算 (2)
- 嵌入式/单片机编程 (2)
- 系统设计方案 (2)
- 技术管理 (2)
- 应用设计 (2)
- VIP专区 (2)
- 行业应用文档 (1)
- 技术书籍 (1)
- 仿真技术 (1)
- 电源技术 (1)
- 传感与控制 (1)
- 数值算法/人工智能 (1)
- 文件格式 (1)
- matlab例程 (1)
- VC书籍 (1)
- 中间件编程 (1)
- Delphi控件源码 (1)
- Windows Mobile (1)
- Linux/Unix编程 (1)
- Java书籍 (1)
- Linux/uClinux/Unix编程 (1)
- 论文 (1)
- 电路图 (1)
- 笔记 (1)
仿真技术 32位单精度浮点加法器
32位单精度浮点加法器。进行用加法运算,仿真输出
教程资料 数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述,集成在一个模块中,提供VHDL源程序供大家学习和讨论。\r\n
模拟电子 FPU加法器的设计与实现
浮点运算器的核心运算部件是浮点加法器,它是实现浮点指令各种运算的基础,其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法,通过VHDL语言在QuartusII中进行设计和验证,此加法器通过状态机控制运算,有效地降低了功耗,提高了速度,改善了性能。
...
模拟电子 基于选择进位32位加法器的硬件电路实现
为了缩短加法电路运行时间,提高FPGA运行效率,利用选择进位算法和差额分组算法用硬件电路实现32位加法器,差额分组中的加法单元是利用一种改进的超前进位算法实现,选择进位算法可使不同的分组单元并行运算,利用低位的运算结果选择高位的进位为1或者进位为零的运算结果,节省了进位选择等待的时间,最后利用XILINX进行时 ...
模拟电子 8位加法器和减法器设计实习报告
8位加法器和减法器设计实习报告
传感与控制 超前进位加法器的设计
超前进位加法器的设计
汇编语言 一个无符号的加法器小程序
一个无符号的加法器小程序
数值算法/人工智能 一个简单的算法加法器
一个简单的算法加法器
VHDL/FPGA/Verilog VHDL实现的超前进位加法器
VHDL实现的超前进位加法器