加法器

加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。三码，主要的加法器是以二进制作运算。由于负...

资源总数
500

加法器 热门资料

查看全部 500 份 →

MD5加密器，可自行对任何数据进行加密，加密后的数字以16位和32位分别显示

2015-04-26 85 加法器

适用于数字电路课程设计，使用VHDL语言实现全加器逻辑功能，帮助学生理解组合逻辑电路设计原理与实现方法。

2026-01-28 1 加法器

适用于嵌入式系统中数据安全传输的加密方案，支持AES128算法实现文件加解密操作，通过简单配置即可完成密钥与文件处理，提升数据保护效率。

2026-02-19 2 加法器

DES加密算法，从网站上下载的，但对一此要点的地方做了注释

2013-12-19 23 加法器