加法器
加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。三码，主要的加法器是以二进制作运算。由于负...
资源总数
500
加法器 热门资料
查看全部 500 份 →加法运算
基于CORDIC算法实现的高效加法运算模块，采用VHDL语言编写，适用于FPGA开发与数字电路设计。经过实际项目验证，具备高精度与低资源占用优势，是硬件工程师优化计算逻辑的实用工具包。
2026-03-08
3