vhdl 十进制加法计数器设计 已经调试成功
上传时间: 2014-01-01
上传用户:sy_jiadeyi
实现BCD码的加法,用VHDL实现,是书籍上配套的
上传时间: 2014-01-24
上传用户:kbnswdifs
数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。
上传时间: 2014-11-29
上传用户:1051290259
VHDL的源码100例,包括加法、减法、存储、触发等,是初学者、开发人员的必备手册
上传时间: 2017-06-18
上传用户:fnhhs
1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码
上传时间: 2017-06-21
上传用户:希酱大魔王
高精度的减法运算,可以计算出任意两个数的差
上传时间: 2013-11-29
上传用户:rocwangdp
DSP5402 加法程序,可用于对5402的软件和硬件结构的学习,开发!
上传时间: 2013-12-13
上传用户:nanfeicui
FFT算法的DSP的实现。DSP芯片的出现使FFT的实现方法变得更为方便.由于多数DSP芯片都能在一个指令周期内完成一次乘法和一次加法,而且提供专门的FFT指令,使得FFT算法在DSP芯片上实现的速度更快
上传时间: 2017-07-15
上传用户:风之骄子
采用加法树流水线乘法构造八位乘法器,并分析设计的性能和结果在时钟节拍上落后的影响因素。
上传时间: 2017-07-15
上传用户:jennyzai
用于语音识别的基于高谱分辨率的谱减法,内容详细
上传时间: 2017-07-16
上传用户:wendy15