加法减法
加法减法是数字电路设计中的基础运算，广泛应用于信号处理、数据转换及微处理器架构中。掌握加法器与减法器的设计原理对于提升电子系统性能至关重要。本页面汇集了411个精选资源，涵盖从基本的半加器、全加器到复杂的并行加减法单元，适合各层次工程师深入学习与实践。探索这些高质量资料，加速您的项目开发，优化电路设...
资源总数
500
加法减法 热门资料
查看全部 500 份 →加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1
加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1 ，加法器精度为操作数位数的2倍，需要的与门数等于操作数的平方。 因此 8 位乘法器需要7个15位加法器和64个与门
2014-01-18
22
功能：多字节ＢＣＤ码加法和减法 入口条件：字节数在R7中
功能：多字节ＢＣＤ码加法和减法 入口条件：字节数在R7中，被加数在[R0]中，加数在[R1]中。 出口信息：和在[R0]中，最高位进位在CY中。 影响资源：PSW、A、R2 堆栈需求： ２字节
2016-02-09
177