14.1本章导读所有LPC1300系列Cortex-M3微控制器的16位定时器块都相同。14.2基本配制CT16B0/1采用以下寄存器进行配制：1）管脚：CT16B0/1管脚必须通过IOCONFIG寄存器块进行配制（见“I/O配制寄存器IOCON_PIOn”小节）。2）功率与外设时钟：在SYSAHBCLKCTRL寄存器中置位位7与位8（见表“系统AHB时钟控制寄存器位描述”）。
上传时间： 2013-11-16
上传用户：liuwei6419
本书介绍了Cygnal集成产品公司的C8051Fxxx高速片上系统（SOC）单片机的硬件结构和工作原理，详细阐述了C8051Fxxx的定时器、可编程计数器阵列（PCA）、串行口、SMBus/I2C接口、SPI总线接口、ADC、DAC、比较器、复位源、振荡器、看门狗定时器、JTAG接口等外设或功能部件的结构和使用方法。
上传时间： 2013-10-26
上传用户：born2007
飞思卡尔智能车的舵机测试程序 #include <hidef.h> /* common defines and macros */#include <MC9S12XS128.h> /* derivative information */#pragma LINK_INFO DERIVATIVE "mc9s12xs128" void SetBusCLK_16M(void) { CLKSEL=0X00; PLLCTL_PLLON=1; //锁相环电路允许位 SYNR=0x00 | 0x01; //SYNR=1 REFDV=0x80 | 0x01; POSTDIV=0x00; _asm(nop); _asm(nop); while(!(CRGFLG_LOCK==1)); CLKSEL_PLLSEL =1; } void PWM_01(void) { //舵机初始化 PWMCTL_CON01=1; //0和1联合成16位PWM； PWMCAE_CAE1=0; //选择输出模式为左对齐输出模式 PWMCNT01 = 0; //计数器清零； PWMPOL_PPOL1=1; //先输出高电平，计数到DTY时，反转电平 PWMPRCLK = 0X40; //clockA 不分频,clockA=busclock=16MHz;CLK B 16分频:1Mhz PWMSCLA = 0x08; //对clock SA 16分频,pwm clock=clockA/16=1MHz; PWMCLK_PCLK1 = 1; //选择clock SA做时钟源 PWMPER01 = 20000; //周期20ms； 50Hz; PWMDTY01 = 1500; //高电平时间为1.5ms; PWME_PWME1 = 1;
上传时间： 2013-11-04
上传用户：狗日的日子
写给小白们的FPGA入门设计实验： 1. 写在前面的话 2 2. Lab 1 ： LCD1602 字符显示设计 3 2.1. 摘要 2.2. 内容 2.3. 程序 2.4. 结果（问题，解决，体会） 3. Lab 2 ： 4 位减法、加法器设计 3.1. 摘要 3.2. 内容 3.3. 程序 3.4. 结果（问题，解决，体会） 4. Lab 3 ：三位二进制乘法器设计 4.1. 摘要 4.2. 内容 4.3. 程序 4.4. 结果（问题，解决，体会） 5. Lab 4 ：序列检测器设计 6. Lab 5 ：变模计数器设计
上传时间： 2013-11-07
上传用户：zzbbqq99n
通过介绍Multisim软件的功能和特点,结合格雷玛计数器的设计实例,叙述了在Multisim软件平台进行时序逻辑电路的设计原理及构成方法,并利用软件对设计进行仿真。
上传时间： 2014-01-05
上传用户：sunchao524
随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问题迟迟不能解决从而严重影响开发周期导致开发成本急剧上升 目前我们的设计规模越来越庞大动辄上百万门几百万门的电路屡见不鲜同时我们所采用的器件工艺越来越先进已经步入深亚微米时代而在对待深亚微米的器件上我们的设计方法将不可避免地发生变化要更多地关注以前很少关注的线延时我相信ASIC设计以后也会如此此时如果我们不在设计方法设计技巧上有所提高是无法面对这些庞大的基于深亚微米技术的电路设计而且现在的竞争越来越激励从节约公司成本角度出 也要求我们尽可能在比较小的器件里完成比较多的功能 本文从澄清一些错误认识开始从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解
上传时间： 2015-01-02
上传用户：refent
本文介绍了实现天线方位码可停在任意角度的实际电路设计，该设计采用数值大小比较器比较模拟天线方位与EPROM全译码送出的二进制数据（即利用拨码开关设定的数据作为控制输入的角度）。当需要比较的数据达到一致时，便控制了模拟天线即555振荡器脉冲到分频计数器的输入，分频计数器停止计数，天线停在拨码开关设定的角度，这里实际电路角度控制精确度为1度，如果需要提高精确度，只是增加位数，基本方法不变。
上传时间： 2014-07-25
上传用户：digacha
Proteus实例集锦(包括电路图.仿真程序,各种各样的电路):4x4键盘，51单片机12864大液晶屏proteus仿真，8253可编程定时器计数器，窃听器(使用PROTEUS串口例子)V1.0，电子琴和倒计时播放音乐，电压电流转换电路，单片机设计2008奥运会，Schematic模型创建方法等资料。
上传时间： 2013-10-10
上传用户：181992417
PCM－8506BS是一款基于PC/104总线的高性能同步采样多功能数据采集卡，它完全遵循PC/104总线规范。该采集卡采用了每通道专用的模数转换器(ADC)和信号处理电路的硬件架构，每个通道都有强大的处理能力和出色的精准度，可同步采样多路模拟信号，可以实现直流和动态信号测量的高度准确性。PCM－8506BS具有每通道600kSPS的同步采样速率，16位分辨率，2路模拟量输出、8路数字I/O和2个定时/计数器。其每个模拟量输入通道均有抗混叠滤波器以改善频域分析性能，有丰富的触发采集模式和触发源供选择，适用于多种高要求的数据采集场合，包括：电网监测、多相电机控制、高瞬变信号采集等。
上传时间： 2013-10-17
上传用户：bnfm
FPGA
上传时间： 2013-10-20
上传用户：木子叶1
