软件无线电是二十世纪九十年代提出的一种实现无线通信的体系结构，被认为是继模拟通信、数字通信之后的第三代无线电通信技术。它的中心思想是：构造一个开放性、标准化、模块化的通用硬件平台，并使宽带模数和数模转换器尽可能靠近天线，从而将各种功能，如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成。 本论文首先介绍了软件无线电的基本原理和三种结构形式，综述了软件无线电的几项关键技术及其最新研究进展。其中调制解调模块是软件无线电系统中的重要部分，集中体现了软件无线电最显著的优点——灵活性。目前这一部分的技术实现手段多种多样。随着近几年来芯片制造工艺的飞速发展，可编程器件FPGA以其高速的处理性能、高容量和灵活的可重构能力，成为实现软件无线电技术的重要手段。 本论文调制解调系统的设计，选择有代表性的16QAM和QPSK两种方式作为研究对象，采用SystemView软件作为系统级开发工具进行集成化设计。在实现系统仿真和FPGA整体规划后，着重分析用VHDL实现其中关键模块以及利用嵌入FPGA的CPU核控制调制解调方式转换的方法。同时，在设计中成功地调用了Xilinx公司的IP核，实现了设计复用。由于FPGA内部逻辑可以根据需要进行重构，因而硬件的调试和升级变得很容易，而内嵌CPU使信号处理过程可以用软件进行控制，充分体现了软件无线电的灵活性。 通过本论文的研究，初步验证了在FPGA内实现数字调制解调过程及控制的技术可行性和应用的灵活性，并对将来的扩展问题进行了研究和讨论，为实现完整的软件无线电系统奠定了基础。
上传时间： 2013-04-24
上传用户：libenshu01
随着电子技术的发展,当前数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展.FPGA以其功能强大,开发过程投资少、周期短,可反复修改,保密性能好,开发工具智能化等特点成为当今硬件设计的首选方式之一.由于Intel公司的MCS-51系列单片机被公认为8位机的工业标准,因此,使用FPGA模拟实现8051单片机及其外设的功能便成为大规模复杂数字系统设计中的重要课题.该文首先介绍了FPGA及Xilinx公司关于硬件设计开发的工具ISE系统,继而用VHDL语言编写了8051单片机功能实现的源代码,然后为其设计了与部分外设连接的接口模块,包括8255并行接口、SCI串行接口和KBC键盘接口模块.并将它们封装到一块FPGA之中,最终实现了8051单片机的大部分功能.
上传时间： 2013-07-28
上传用户：erkuizhang
该文就多媒体信息的主体之一-图像信号的压缩和解压进行了分析,并结合实际课题所设计的数字图像监控系统对其中的图像解码过程进行了软硬件的实现.首先我们在ANALOG DEVICE公司的ADSP-2189上进行了解码系统的验证,就解码输出的质量进行了主观评价.通过软件仿真,我们还进一步得到了解码过程中,哪些指令占用较多的指令执行时间,哪些指令会成为硬件实现时的瓶颈.它为我们的FPGA优化设计提供了理论上的依据.综合考虑设计方案的复杂程度、系统规模、系统时延、器件成本等各项因素,通过对各种FPGA器件性能与开发工具的选择比较,决定选用Altera公司的FLEX10K器件来做最终的硬件实现.它不仅为图像解码系统的ASIC实现做了一定的理论分析和技术准备,也为FPGA技术在数字信号处理领域的应用开辟了新的研究方向.在硬件设计过程中,根据FPGA技术的优点,采用"自上而下"和"自下而上"相结合的设计方法,将整个系统进行功能模块分割并分别实现.所有处理模块均采用VERILIG语言编写,对其中的主要模块都进行了优化设计.通过这些优化不仅提高了解压性能,还减少了处理时间和所占用的硬件空间.最后通过仿真表明了所实现的图像解码系统具有良好的性能,具有一定的使用价值.
上传时间： 2013-06-26
上传用户：再见大盘鸡
目录 第1章 概述 1.1 采用C语言提高编制单片机应用程序的效率 1.2 C语言具有突出的优点 1.3 AvR单片机简介 1.4 AvR单片机的C编译器简介 第2章 学习AVR单片机C程序设计所用的软件及实验器材介绍 2.1 IAR Enlbedded Workbench IDE C语言编译器 2.2 AVR Studio集成开发环境 2.3 PonyProg2000下载软件及SL—ISP下载软件 2.4 AVR DEM0单片机综合实验板 2.5 AvR单片机JTAG仿真器 2.6 并口下载器 2.7 通用型多功能USB编程器 第3章 AvR单片机开发软件的安装及第一个入门程序 3.1 安装IAR for AVR 4.30集成开发环境 3.2 安装AVR Studio集成开发环境 3.3 安装PonyProg2000下载软件 3.4 安装SLISP下载软件 3.5 AvR单片机开发过程 3.6 第一个AVR入门程序 第4章 AVR单片机的主要特性及基本结构 4.1 ATMEGA16(L)单片机的产品特性 4.2 ATMEGA16(L)单片机的基本组成及引脚配置 4.3 AvR单片机的CPU内核 4.4 AvR的存储器 4.5 系统时钟及时钟选项 4.6 电源管理及睡眠模式 4.7 系统控制和复位 4.8 中断 第5章 C语言基础知识 5.1 C语言的标识符与关键字 5.2 数据类型 5.3 AVR单片机的数据存储空间 5.4 常量、变量及存储方式 5.5 数组 5.6 C语言的运算 5.7 流程控制 5.8 函数 5.9 指针 5.10 结构体 5.11 共用体 5.12 中断函数 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4组通用数字I/O端口的应用设置 6.3 ATMEGA16(L)的I/O端口使用注意事项 6.4 ATMEGAl6(L)PB口输出实验 6.5 8位数码管测试 6.6 独立式按键开关的使用 6.7 发光二极管的移动控制(跑马灯实验) 6.8 0～99数字的加减控制 6.9 4×4行列式按键开关的使用 第7章 ATMEGAl6(L)的中断系统使用 7.1 ATMEGA16(L)的中断系统 7.2 相关的中断控制寄存器 7.3 INT1外部中断实验 7.4 INTO／INTl中断计数实验 7.5 INTO／INTl中断嵌套实验 7.6 2路防盗报警器实验 7.7 低功耗睡眠模式下的按键中断 7.8 4×4行列式按键的睡眠模式中断唤醒设计 第8章 ATMEGAl6(L)驱动16×2点阵字符液晶模块 8.1 16×2点阵字符液晶显示器概述 8.2 液晶显示器的突出优点 8.3 16×2字符型液晶显示模块(LCM)特性 8.4 16×2字符型液晶显示模块(LCM)引脚及功能 8.5 16×2字符型液晶显示模块(LCM)的内部结构 8.6 液晶显示控制驱动集成电路HD44780特点 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作时序 8.10 8位数据传送的ATMEGAl6(L)驱动16×2点阵字符液晶模块的子函数 8.11 8位数据传送的16×2 LCM演示程序1 8.12 8位数据传送的16×2 LCM演示程序2 8.13 4位数据传送的ATMEGA16(L)驱动16×2点阵字符液晶模块的子函数 8.14 4位数据传送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定时/计数器 9.1 预分频器和多路选择器 9.2 8位定时/计时器T/C0 9.3 8位定时/计数器0的寄存器 9.4 16位定时/计数器T/C1 9.5 16位定时/计数器1的寄存器 9.6 8位定时/计数器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C语言编译器安装 9.9 定时/计数器1的计时实验 9.10 定时/计数器0的中断实验 9.11 4位显示秒表实验 9.12 比较匹配中断及定时溢出中断的测试实验 9.13 PWM测试实验 9.14 0～5 V数字电压调整器 9.15 定时器(计数器)0的计数实验 9.16 定时/计数器1的输入捕获实验 ......
上传时间： 2013-07-30
上传用户：yepeng139
信息技术的不断发展,对信息的安全提出了更高的要求.在应用公钥密码体制的时候,对密钥长度要求越来越大,处理的速度要求越来越快.而基于椭圆曲线离散对数问题的椭圆曲线密码体制,因其每比特最大的安全性,受到了越来越广泛的注意.椭圆曲线密码体制(ECC:Elliptic Curve Cryptosystem)的快速实现也成为一个关注的方面.该文按照确定有限域、选取曲线参数、划分结构模块、优化模块算法、实现模块设计,验证模块功能的顺序进行书写.为了硬件实现上的方便,设计选择了含有Ⅱ型优化正规基的伽略域GF(2191),并在该域上构造了随机的椭圆曲线.根据层次化、结构化的设计思路,将椭圆曲线上的标量乘法运算划分成两个运算层次:椭圆曲线上的运算和有限域上的运算.模块划分之后,利用自底向上的设计思路,主要针对有限域上的乘法运算进行了重要的改进,并对加法群中的标量乘运算的算法进行了分析、证明,以达到面积优化和快速执行的效果.具体设计中,采用硬件描述语言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平台上进行电路设计.完成了各个模块的设计输入和仿真.设计选用了Altera公司的APEX Ⅱ系列器件,利用第一方软件Quartus Ⅱ 2.2进行综合、布局、布线和时序仿真.文中给出了椭圆曲线上的点加、倍点和标量乘法模块的具体设计结构框图.并且根据椭圆曲线的标量乘特点,提出了合适的验证方案.该设计完成了椭圆曲线上的标量乘法运算.设计主要针对资源受限的应用环境:改进了有限域上的乘法运算、使用了没有预处理的标量乘算法.改进后的椭圆曲线标量乘法需要2,741,998个逻辑单元,在100MHz的时钟约束下,运行一次标量乘法运算需要567.69us.该次设计的结果可以直接用来构造椭圆曲线上的签名、验证、密钥交换等算法.
上传时间： 2013-05-24
上传用户：zhuo0008
本论文主要对无线扩频集成电路设计中的信道编解码算法进行研究并对其FPGA实现思路和方法进行相关研究。 近年来无线局域网IEEE802.11b标准建议物理层采用无线扩频技术，所以开发一套扩频通信芯片具有重大的现实意义。无线扩频通信系统与常规通信相比，具有很强的抗干扰能力，并具有信息荫蔽、多址保密通信等特点。无线信道的特性较复杂，因此在无线扩频集成电路设计中，加入信道编码是提高芯片稳定性的重要方法。 在了解扩频通信基本原理的基础上，本文提出了“串联级联码+两次交织”的信道编码方案。串联的级联码由外码——(15，9，4)里德-所罗门(Reed-Solomon)码，和内码-(2，1，3)卷积码构成，交织则采用交织深度为4的块交织。重点对RS码的时域迭代译码算法和卷积码的维特比译码算法进行了详细的讨论，并完成信道编译码方案的性能仿真及用FPGA实现的方法。 计算机仿真的结果表明，采用此信道编码方案可以较好的改善现有仿真系统的误符号率。 本论文的内容安排如下：第一章介绍了无线扩频通信技术的发展状态以及国内外开发扩频通信芯片的现状，并给出了本论文的研究内容和安排。第二章主要介绍了扩频通信的基本原理，主要包括扩频通信的定义、理论基础和分类，直接序列扩频通信方式的数学模型。第三章介绍了基本的信道编码原理，信道编码的分类和各自的特点。第四章给出了本课题选择的信道编码方案——“串联级联码+两次交织”，详细讨论了方案中里德-所罗门(Reed-Solomon)码和卷积码的基本原理、编码算法和译码算法。最后给出编码方案的实际参数。第五章对第四章提出的编码方案进行了性能仿真。第六章结合项目实际，讨论了FPGA开发基带扩频通信系统的设计思路和方法。首先对FPGA开发流程以及实际开发的工具进行了简要的介绍，然后给出了扩频通信系统的总体设计。对发射和接收子系统中信道编码、解码等相关功能模块的实现原理和方法进行分析。第七章对论文的工作进行总结。
上传时间： 2013-07-18
上传用户：hbsunhui
本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL语言进行FPGA设计的策略.在硬件描述语言的设计流程中,信道盲均衡器运用了Top-Down的模块化设计方法,大大缩短了设计周期,提高了系统的稳定性和可扩展性.测试结果表明均衡器所有的性能指标均达到预定目标,且工作性能良好,均衡效果较为理想,能够满足指标要求.本课题所设计和实现的信道盲均衡器,为FPGA芯片设计技术做了有益的探索性尝试,对今后无线通信系统中的单芯片可编程系统(SOPC)的设计运用有着积极的借鉴意义.
上传时间： 2013-05-28
上传用户：huyiming139
傅里叶变换是信号处理领域中较完善、应用较广泛的一种分析手段.但傅里叶变换只是一种时域或频域的分析方法,它要求信号具有统计平稳,即时不变的特性.但是实际应用中存在很多非平稳信号,它们并不能很好的用傅立叶变换来处理.小波变换的出现解决了这个问题,它在处理非平稳信号方面具有傅立叶变换无法比拟的优越性.小波变换在通信技术、信号处理、地球物理、水利电力、医疗等领域中获得了日益广泛的应用.小波变换的研究成为了当今学术界的一个热点.随着现代数字信号处理朝着高速实时的方向发展,纯软件的程序式信号处理方法越来越不能满足实际应用的需求,因此人们希望用硬件电路来实现高速信号处理问题.基于以上原因,该文在研究了小波变换的基本理论和特点的基础上,重点研究了小波变换的VLSI电路构架,并用FPGA实现了它的功能.毫无疑问,该文所做的具体工作在理论和实践上都有参考价值.论文中,在简单介绍了小波变换的基本理论、特点和应用;对信号小波变换分解,重构的MATLAB算法进行了分析,为硬件实现奠定了理论基础.论文在研究了小波核心算法MALLAT算法的基础上,以直观的图形方式描述了算法的流程图;并由此提出了基于VLSI的电路模块架构.根据上述模块结构,对相关模块进行了硬件描述语言(VERILOG-HDL)的建模,并且在仿真平台上(ACTIVE-HDL)进行了仿真.在仿真正确的前提下,该文选用了EP20K100BC356-1V芯片作为目标器件进行了综合和后仿真,并且将仿真结果通过MATLAB与理论参数进行了比较,结果表明设计是正确的.对设计中存在的误差和部分模块的进一步优化,该文也作了分析和说明,为下一步实现通用IP核设计奠定了基础.
上传时间： 2013-06-27
上传用户：zhaoq123
电台广播在我们的社会生活中占有重要的地位。随着我国广播事业的发展，对我国广播业开发技术、信号的传输质量和速度提出了更高更新的要求，促使广播科研人员不断更新现有技术，以满足人民群众日益增长的需求。 本论文主要分析了现行广播发射台的数字广播激励器输入接口的不足之处，根据欧洲ETS300799标准，实现了一种激励器输入接口的解决方案，这种方案将复接器送来的ETI(NA,G704)格式的码流转换成符合ETS300799标准ETI(NI)的标准码流，并送往后面的信道编码器。ETI(NA,G704)格式与现行的ETI(NI,G703)格式相比，主要加入了交织和RS纠错编码，使得信号抗干扰能力大大加强，提高了节目从演播室到发射台的传输质量，特别是实时直播节目要求信号质量比较好时具有更大的作用。 本论文利用校验位为奇数个的RS码，对可检不可纠的错误发出报警信号，通过其它方法替代原有信号，对音质影响不大，节省了纠正这个错误的资源和开发成本。 同时，我们采用FPGA硬件开发平台和VHDL硬件描述语言编写代码实现硬件功能，而不采用专用芯片实现功能，使得修改电路和升级变得异常方便，大大提高了开发产品的效率，降低了成本。 经过软件仿真和硬件验证，本系统已经基本实现了预想的功能，扩展性较好，硬件资源开销较小，具有实用价值。
上传时间： 2013-07-15
上传用户：afeiafei309
本课题对DQPSK调制解调技术的FPGA实现进行了比较全面的研究，利用DQPSK调制技术实现了码速200Kbps的调制器。调制载频3.2MHz、带宽180KHz、带外抑制大于45dB，调制器设计达到预定要求。解调器硬件完成，软件未全部实现，但完成了CIC滤波器、载波跟踪环、位定时同步、并串转换等几个关键模块的设计。对解调器做了实验测试，验证了相关模块设计的正确性，解调器中重要的载波同步功能已能实现。 在本文中，主要介绍了DQPSK调制解调技术的FPGA实现。着重对差分编解码、成形滤波器、Costas载波跟踪环以及CIC滤波器进行了详细叙述，对硬件设计则做了简要的说明，给出了主要电路图和实物图。 在重要设计环节上，文中进行了比较细致的Matlab仿真及System View仿真，并给出了相关分析与说明。最后，采用VHDL 硬件描述语言对系统进行了设计与实现。文中对位定时同步以及CIC滤波器的可变速设计做了创新与改进。
上传时间： 2013-05-22
上传用户：michael52
