虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

功耗

  • 蓝牙4.0 BLE低功耗解决方案

    蓝牙4.0低功耗 ●鉴于苹果产品对蓝牙4.0的开发政策,蓝牙模块可以不用解密芯片与苹果产品取得通信, 结合APP软件,使用蓝牙指令和数据实现对蓝牙健康医疗设备,蓝牙玩具,蓝牙家居设备,蓝牙工业设备的控制和数据显示 ● 蓝牙模块:RB105(CSR 1000 蓝牙4.0 BLE) ●同时兼容IOS、android、windows 8

    标签: 4.0 BLE 蓝牙 功耗

    上传时间: 2013-12-11

    上传用户:xhwst

  • Cortex-M0 LPC1114功耗测试报告

    由LPC1114芯片数据手册可得:芯片内部IRC精度±1%,作为主时钟可满足串口波特率对时钟精度的要求,而看门狗振荡器精度为±25%,误差较大不能满足串口对于时钟精度的要求。但是看门狗振荡器的功耗比内部RC振荡器的功耗低。因此设定以下2种测试方案:测试方法1:LPC1114进行A/D转换时使用看门狗振荡器作为主时钟源,时钟频率为1MHz,串口通信时将主时钟源切换到内部RC振荡器输出,时钟频率为1MHz,完成串口通信后时钟再次切换到看门狗振荡器输出,如此循环执行;

    标签: Cortex-M 1114 LPC 功耗测试

    上传时间: 2013-11-13

    上传用户:潜水的三贡

  • 多功能低功耗海洋数据采集器的设计

        为了克服国内数据采集器通用性不强,论文以C8051F120为控制核心设计了通用多功能低功耗海洋数据采集器。多功能低功耗海洋数据采集器采用B1203LS非线性变压模块,降低了系统的功耗;采用了OCM12864-8液晶显示设计,实现了系统的菜单化管理;采用大容量存储器AT45DB041,可以存储大量历史数据;并提供了RS232接口可以实现远程有线或者无线传输。整个系统有体积小、功耗低、太阳能供电的特点,完全达到设计要求,有较大的实用价值和应用前景。

    标签: 多功能 功耗 海洋数据 采集器

    上传时间: 2013-11-05

    上传用户:lyy1234

  • FPGA功耗优化

    FPGA功耗优化

    标签: FPGA 功耗优化

    上传时间: 2014-01-22

    上传用户:agent

  • 采用低成本FPGA实现高效的低功耗PCIe接口

      白皮书:采用低成本FPGA实现高效的低功耗PCIe接口   了解一个基于DDR3存储器控制器的真实PCI Express® (PCIe®) Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本,同时实现性能和功耗目标。点击马上下载!

    标签: FPGA PCIe 功耗 接口

    上传时间: 2013-10-18

    上传用户:康郎

  • Altera公司 Cyclone V 28nm FPGA功耗优势

        Cyclone V FPGA功耗优势:采用低功耗28nm FPGA活的最低系统功耗(英文资料)    

    标签: Cyclone Altera FPGA 28

    上传时间: 2015-01-01

    上传用户:xauthu

  • Cyclone V FPGA:采用低功耗28nm FPGA减少总系统成本

            本文主要介绍Cyclone V FPGA的一个很明显的特性,也可以说是一个很大的优势,即:采用低功耗28nm FPGA减少总系统成本

    标签: FPGA Cyclone 28 nm

    上传时间: 2013-11-11

    上传用户:aeiouetla

  • 赛灵思如何让7系列FPGA的功耗减半

    赛灵思采用专为 FPGA 定制的芯片制造工艺和创新型统一架构,让 7 系列 FPGA 的功耗较前一代器件降低一半以上。

    标签: FPGA 赛灵思 功耗

    上传时间: 2013-10-10

    上传用户:sklzzy

  • 降低赛灵思28nm 7系列FPGA的功耗

    本白皮书介绍了有关赛灵思 28 nm 7 系列 FPGA 功耗的几个方面,其中包括台积电 28nm高介电层金属闸 (HKMG) 高性能低功耗(28nm HPL 或 28 HPL)工艺的选择。

    标签: FPGA 28 nm 赛灵思

    上传时间: 2013-10-24

    上传用户:wcl168881111111

  • WP370 -采用智能时钟门控技术降低动态开关功耗

        赛灵思推出业界首款自动化精细粒度时钟门控解决方案,该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计,既无需在设计流程中添加更多新的工具或步骤,又不会改变现有逻辑或时钟,从而避免设计修改。此外,在大多数情况下,该解决方案都能保留时序结果。

    标签: 370 WP 智能时钟 动态

    上传时间: 2015-01-02

    上传用户:wutong