时钟和低功耗模式
时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚:XTAL1/CLKIN:外接的基准晶体到片内振荡器输入引脚;如使用外部振荡器,外部振荡器的输出必须接该脚。XTAL2:片内PLL振荡器输出引脚;CLKOUT/IOPE0:该脚可作为时钟...
时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚:XTAL1/CLKIN:外接的基准晶体到片内振荡器输入引脚;如使用外部振荡器,外部振荡器的输出必须接该脚。XTAL2:片内PLL振荡器输出引脚;CLKOUT/IOPE0:该脚可作为时钟...
MCU低功耗设计指南...
TS101功耗估计,对设计系统很有帮助,请认真阅读。...
Xilinx电源功耗评估手册用于动态评估FPGA功耗的文档...
对MSP430的低功耗不同模式的理解和认识...