PowerSOPC-2C35核心板原理图
上传时间： 2014-12-28
上传用户：zhanditian
本资料是关于Altera公司 Stratix V GX FPGA开发板电路图的资料。资料包括开发板原理图、PCB图。
上传时间： 2014-01-22
上传用户：18707733937
AstroII-EVB-F1K(A)-L144开发板用户指南
标签： AstroII-EVB-F 144 开发板 用户
上传时间： 2013-11-22
上传用户：zhichenglu
DE0开发板用户手册
上传时间： 2014-12-28
上传用户：liu999666
开发板引脚资料
上传时间： 2013-11-24
上传用户：啊飒飒大师的
描写状态机
标签： 状态
上传时间： 2013-10-19
上传用户：qq527891923
如何写好状态机
标签： 状态
上传时间： 2013-10-31
上传用户：YYRR
fpga开发板电路图有10多种fpga开发板电路图，供下载。 Cyclone II EP2C20 原理图.pdf
上传时间： 2014-05-25
上传用户：smallfish
ETL-002 FPGA开发板是以Altera公司的最新系列Cyclone III中的3C10为主芯片，并提供了极为丰富的芯片外围接口资源以及下载线，数据线以及资料光盘等。除了这些硬件外，我们还提供了十多个接口实验，并公开了电路原理图和实验的Verilog源代码，以便于大家对照学习，并可以在该开发板上进行二次开发。
上传时间： 2013-10-29
上传用户：1477849018@qq.com
FSM 分两大类：米里型和摩尔型。 组成要素有输入(包括复位)，状态(包括当前状态的操作)，状态转移条件，状态的输出条件。 设计FSM 的方法和技巧多种多样，但是总结起来有两大类：第一种，将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块，将状态的操作和判断等写到另一个模块中(在Verilog 代码中，相当于使用两个“always” block)。其中较好的方式是后者。其原因 如下： 首先FSM 和其他设计一样，最好使用同步时序方式设计，好处不再累述。而状态机实现后，状态转移是用寄存器实现的，是同步时序部分。状态的转移条件的判断是通过组合逻辑判断实现的，之所以第二种比第一种编码方式合理，就在于第二种编码将同步时序和组合逻辑分别放到不同的程序块(process，block) 中实现。这样做的好处不仅仅是便于阅读、理解、维护，更重要的是利于综合器优化代码，利于用户添加合适的时序约束条件，利于布局布线器实现设计。显式的 FSM 描述方法可以描述任意的FSM(参考Verilog 第四版)P181 有限状态机的说明。两个 always 模块。其中一个是时序模块，一个为组合逻辑。时序模块设计与书上完全一致，表示状态转移，可分为同步与异步复位。
标签： 状态
上传时间： 2013-10-23
上传用户：yupw24
