虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

制器设计

  • 基于RFID的防伪读写器设计

    假冒伪劣商品不仅影响了经济的发展,而且严重损害了消费者的利益。基于RFID的防伪系统受到广泛的青睐,本系统以安全加密芯片为核心微处理器,增加RFID防伪标签读写部分,并配备有很好的人机交互界面,通过短距离的USB方式以及长距离无线方式传输数据进行实时防伪判断,是一款功能多样的防伪读写设备。

    标签: RFID 防伪读写器

    上传时间: 2013-11-14

    上传用户:epson850

  • 使用VHDL进行分频器设计

    基于VHDL语言的多种分频程序

    标签: VHDL 分频器

    上传时间: 2013-11-02

    上传用户:xjz632

  • HDB3编解码器设计

    HDB3(High Density Bipolar三阶高密度双极性)码是在AMI码的基础上改进的一种双极性归零码,它除具有AMI码功率谱中无直流分量,可进行差错自检等优点外,还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点,而且HDB3码频谱能量主要集中在基波频率以下,占用频带较窄,是ITU-TG.703推荐的PCM基群、二次群和三次群的数字传输接口码型,因此HDB3码的编解码就显得极为重要了[1]。目前,HDB3码主要由专用集成电路及相应匹配的外围中小规模集成芯片来实现,但集成程度不高,特别是位同步提取非常复杂,不易实现。随着可编程器件的发展,这一难题得到了很好地解决。

    标签: HDB3 编解码器

    上传时间: 2013-11-01

    上传用户:lindor

  • EDA原理及VHDL实现(何宾教授)

      第1章 数字系统EDA设计概论   第2章 可编程逻辑器件设计方法   第3章 VHDL语言基础   第4章 数字逻辑单元设计   第5章 数字系统高级设计技术(*)   第6章 基于HDL设计输入   第7章 基于原理图设计输入   第8章 设计综合和行为仿真   第9章 设计实现和时序仿真   第10章 设计下载和调试   第11章 数字时钟设计及实现(*)   第12章 通用异步接收发送器设计及实现(*)   第13章 数字电压表设计及实现(*)   第14章 软核处理器PicoBlaze原理及应用(*)   注:带*的内容可根据课时的安排选讲

    标签: VHDL EDA

    上传时间: 2013-11-01

    上传用户:atdawn

  • duda的模式分类作业源代码

    duda的模式分类作业源代码,第二章上机练习第2题。2类问题的分类器设计。c语言编程。

    标签: duda 模式 分类 源代码

    上传时间: 2013-12-22

    上传用户:钓鳌牧马

  • 本文从理论上推导出CRC 算法实现原理

    本文从理论上推导出CRC 算法实现原理,给出三种分别适应不同计算机或微控 制器硬件环境的C 语言程序。读者更能根据本算法原理,用不同的语言编写出独特风格 更加实用的CRC 计算程序。

    标签: CRC 算法

    上传时间: 2015-09-13

    上传用户:hongmo

  • 使用hspice平台

    使用hspice平台,混频器设计源码,频域到300兆。

    标签: hspice

    上传时间: 2013-12-08

    上传用户:shizhanincc

  • 这是一个带键盘处理

    这是一个带键盘处理,定时报警的定时器设计代码。

    标签: 键盘

    上传时间: 2014-11-26

    上传用户:hj_18

  • vhdl编写

    vhdl编写,8b—10b 编解码器设计 Encoder: 8b/10b Encoder (file: 8b10b_enc.vhd) Synchronous clocked inputs (latched on each clock rising edge) 8-bit parallel unencoded data input KI input selects data or control encoding Asynchronous active high reset initializes all logic Encoded data output 10-bit parallel encoded output valid 1 clock later Decoder: 8b/10b Decoder (file: 8b10b_dec.vhd) Synchronous clocked inputs (latched on each clock rising edge) 10-bit parallel encoded data input Asynchronous active high reset initializes all logic Decoded data, disparity and KO outputs 8-bit parallel unencoded output valid 1 clock later

    标签: vhdl 编写

    上传时间: 2016-05-05

    上传用户:gundamwzc

  • 脱机字符识别

    脱机字符识别,手写数字识别之模板匹配法,数字识别之神经网络法,手写数字识别之Fisher线性判别,基于Fisher准则线性分类器设计 进一步了解分类器的设计概念,能够根据自己的设计对线性分类器有更深刻地认识,理解Fisher准则方法确定最佳线性分界面方法的原理

    标签: 脱机 字符识别

    上传时间: 2016-05-17

    上传用户:liansi