基于fpga的JPEG编解码器设计
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)...
并行AVS实时编解码器设计与实现 介绍了一种并行AVS实时编码器的设计,它包括音视频数据输入、音视频编码、传输流系统复用器、输出和控制部分,其 中重点介绍了视频编码器和传输流系统复用器的设计和实现...
这是一个FPGA的BCD码编码器设计.编译后可以下载到ALTEA的器件中仿真....
基于PLD的RS码编译码器设计,用VHDL语言编写,编译通过,测试结果正确。...
包含了模式识别中常用的一些分类器设计算法,并且还能根据参数指定样本的分布规律,然后通过分类算法找分界面...
抢答器设计源程序。包括算法设计,具体实现,文档等完整结构体系。...
流密码算法的实现,通过用线性移位寄存器设计密钥流产生器,然后用该密钥对美国《独立宣言》这段英文进行加密...
基于vhdl的数控分频器设计的源代码及仿真...
MASK译码器设计代码MASK调制方式是采用多电平基带信号对一个高频载波进行平衡调制,得到多种幅度的高频已调波。它在频谱上是载波抑制的双边带信号,单侧边带的带宽等于基带信号本身的带宽,所以整个已调波带...