通常的整流滤波电路实验是通过示波器观察实验电路板上器件产生的波形来了解电路的性质。实验电路传统的设计方法是首先通过设计人员的经验根据现有通用元器件搭建出电路，再进行反复调试达到规定的指标。如果改变电路板上的器件参数，则必须重新制作电路板。这种方法效率低，费用高，周期长。随着计算机技术的发展，计算机辅助设计在电子电路领域的应用越来越广泛。Multisim10是美国NI公司推出的一款电子线路仿真软件1-2，利用Multisiml0系统工具的模拟功能对所搭建的电路环境和电路过程进行仿真，可以实现设计与实验同步进行，使整流滤波电路实验所需器件的种类和数量不受限制，无需反复制作电路板，降低了实验成本，提高了做实验的速度和效。并且通过仿真结果能够直观的观察到电路原理图、实验数据、测试参数和仿真曲线。为电子电路的学习者和设计者熟悉线路的特性和性能提供了良好的平台[5]1整流电路的仿真分析整流电路是利用二极管的单向导电性来实现的，将大小和方向都随时间变化的工频交流转换成单方向的脉动直流。
上传时间： 2022-06-22
上传用户：
实用硬件电路原理图，包括单片机电源设计、放大电路设计和集成稳压电源设计
上传时间： 2022-06-30
上传用户：
文档为单管放大电路原理图设计总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，
上传时间： 2022-07-04
上传用户：trh505
此资料是一些放大电路的合集，内含多种放大电路的电路图，希望帮助到大家。
标签： 放大电路
上传时间： 2022-07-05
上传用户：
驻极体话筒放大电路制作教程
上传时间： 2022-07-18
上传用户：wangshoupeng199
文档为模拟电路实验--低频放大电路总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，
上传时间： 2022-07-19
上传用户：trh505
利用Cadence工具进行板级电路信号完整性仿真
上传时间： 2022-07-20
上传用户：得之我幸78
这是DW1000定位芯片的硬件应用技术手册，包含芯片的详细电气结构、外围电路和放大电路，具有实际应用价值
上传时间： 2022-07-23
上传用户：
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
OrCAD/PSpice9偏压点和直流扫描分析（欧姆定律）一、学习目的：1、使用电路绘制程序Capture绘制所须要的电路图2、学习偏压点分析
上传时间： 2013-04-24
上传用户：xfbs821
