uart的vhdl实现代码 分模块设计和状态机设计 不错的，用它没错
标签： uart vhdl 代码 分
上传时间： 2014-01-26
上传用户：zhangliming420
用VHDL编写的8位全加器,数字分频器等程序
标签： VHDL 8位 编写 全加器
上传时间： 2013-12-16
上传用户：ztj182002
采用C语言来编辑分频 测控 计数和储存。和硬件相匹配，用单片机来实现的FM调制器
标签： C语言 编辑 分频 储存
上传时间： 2015-06-14
上传用户：ddddddos
用verilog写的cpld的各种分频程序，希望大家指正，谢谢！
标签： verilog cpld 分频 程序
上传时间： 2015-06-23
上传用户：nanxia
利用VHDL语言编写的一个16分频器，另外可以在程序中修改为任意2N的分频器
标签： VHDL 语言 编写 分频器
上传时间： 2014-01-18
上传用户：erkuizhang
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
标签： Verilog HDL 语言 编写
上传时间： 2015-07-18
上传用户：yulg
vhdl语言写的基数分频器，多平台，通过MODESIM仿真
标签： vhdl 语言 分频器
上传时间： 2015-07-20
上传用户：541657925
多数位分频器.............................................可直接编译
标签： 数位 分频器 编译
上传时间： 2015-07-22
上传用户：whenfly
基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。
标签： VHDL 语言 分频器
上传时间： 2013-12-31
上传用户：集美慧
这是我自己编写的三分频，也就是奇数分频，占空比为1：1，当然如果需要其它奇数分频，只要将程序里面的N和counter修改即可
标签： 编写 三分频
上传时间： 2015-08-06
上传用户：我们的船长
