利用VHDL语言编写的一个16分频器
利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器...
利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器...
vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
vhdl语言写的基数分频器,多平台,通过MODESIM仿真...
多数位分频器.............................................可直接编译...