此程序是用硬件描述语言VHDL编写的分频程序,实现了不同的频率输入。
标签: VHDL 程序 硬件描述语言 分频
上传时间: 2016-11-15
上传用户:talenthn
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的: 1. 掌握条件语句在简单时序模块设计中的使用; 2. 学习在Verilog模块中应用计数器; 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 阻塞赋值与非阻塞赋值的区别 实验目的: 1. 通过实验,掌握阻塞赋值与非阻塞赋值的概念和区别; 2. 了解阻塞赋值与非阻塞赋值的不同使用场合; 3. 学习测试模块的编写、综合和不同层次的仿真。
标签: Verilog MOSIN6 HDL Ver
上传时间: 2016-11-19
上传用户:mhp0114
可以对输入时钟任意分频(整数或小数),带Quartus II 完整项目文件.
标签: Quartus II 输入时钟 分频
上传时间: 2016-11-20
上传用户:妄想演绎师
pulse_sequence.vhd 并行脉冲控制器 light.vhd.vhd 交通脉冲控制器 division1.vhd 电压脉冲控制器中的分频 ad.vhd 电压脉冲控制器中的A/D控制 code.vhd 电压脉冲控制器中的脉冲运算模块 voltage2.bdf 电压脉冲控制系统
标签: vhd pulse_sequence division light
上传时间: 2014-08-12
上传用户:gaome
一个实现整数分频的VHDL代码,只要把n设置成你所需要的分频的数值就行
标签: VHDL 整数 分频 代码
上传时间: 2016-11-23
上传用户:凤临西北
一个八分频的VHDL程序,经过编译和仿真.
标签: VHDL 分频 仿真 程序
上传时间: 2013-11-25
上传用户:1109003457
一个1.5分频的VHDL程序,经过编译和仿真.
标签: VHDL 1.5 分频 仿真
上传时间: 2016-12-04
上传用户:zhangyi99104144
以C语言来实现DPSK(差分频移键控)的调制与解调
标签: DPSK C语言 差分 频移键控
上传时间: 2013-12-27
上传用户:wsf950131
实用的任意时钟分频Verilog代码 可以任意分频的!
标签: Verilog 时钟分频 代码 分频
上传时间: 2016-12-27
上传用户:watch100
基2分频与基于分裂基的fft的实现,特别是新型的倒序算法提高了程序的质量
标签: fft 分频 分
上传用户:xauthu