关于用CPLD和FPGA做插补算法的内容,对于想用FPGA做控制的朋友是个好的借鉴!
上传时间： 2013-09-02
上传用户：taox
单片机和cpld综合应用的示例，可以通过本程序学习如何利用单片机和cpld的综合应用，其中单片机的程学编写随后就会上传上来
上传时间： 2013-09-03
上传用户：海陆空653
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n
上传时间： 2013-09-04
上传用户：a471778
JTAG CPLD实现源代码，比用简单并口调试器快5倍以上。\r\n以前总觉得简单的并口jtag板速度太慢，特别是调试bootloader的时候，简直难以忍受。最近没什么事情，于是补习了几天vhdl，用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15，晶振20兆，tck频率5兆。用sjf2410作测试，以前写50k的文件用时5分钟，现在则是50秒左右。tck的频率还可以加倍，但是不太稳定，而且速度的瓶颈已经不在tck这里，而在通讯上面了。\r\n
上传时间： 2013-09-04
上传用户：LANCE
Allegro原理图和PCB
上传时间： 2013-09-04
上传用户：gtzj
本教程定位于FPGA/CPLD的快速入门。以ALTERA公司的芯片和相应的开发软件为目标载体进行阐述，本教程阐述了ALTERA主要系列芯片PLD芯片的结构和特点以及相应的开发软件MAX和Plusa和Quartus的使用
上传时间： 2013-09-05
上传用户：llwap
同步复位和异步复位,FPGA设计
上传时间： 2013-09-05
上传用户：swaylong
完整的FPGA连接图和调试源码，图是DSN格式，但可以直接拖进PROTEL里打开。
上传时间： 2013-09-06
上传用户：lhc9102
一种基于TMS320C6416和FPGA的实时雷达信号模拟器设计
上传时间： 2013-09-06
上传用户：d815185728
1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。
上传时间： 2013-09-06
上传用户：zhuimenghuadie
