用verilog编写适中分频器 并且还有测试程序 用verilog编写适中分频器 并且还有测试程序... 📅 2013-11-28 👤 dongqiangqiang verilog 编写 分频器 测试程序
一对四分用器的VHDL源码,(输入:D 一对四分用器的VHDL源码,(输入:D ,输出: Y3 Y2 Y1 Y0,另有两个输入控制端S1与S0控制输出选择)... 📅 2013-12-30 👤 it男一枚 VHDL 分 源码 输入