虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

分析算法

  • 基于DSP实现G729语音编码算法.rar

    高速发展的DSP技术为语音信号处理领域提供了良好的发展平台,使得实时实现各种复杂的算法称为可能。G.729语音编码是国际电信联盟(ITU-T)于1996年获准通过的采用共轭结构代数码激励线性预测技术的具有8 kbit/s码速率的语音算法建议,广泛应用于数字移动通信、IP电话和数字卫星通信中。本文研究了G.729语音编码原理和在TMS320C5416定点DSP芯片上实时实现该编码器过程中的软、硬件设计。主要涉及有以下几方面内容: 1.介绍语音编码技术和DSP技术的发展概况。 2.研究了基于CELP结构的G.729编码的算法原理。 3.根据G.729声码器实时实现的需要,介绍硬件平台的组成,研究了系统软件的设计和基于算法和实时需要的软件优化。 4.利用DSP代码调试工具对系统性能进行分析,得出测试结果。

    标签: G729 DSP 语音编码

    上传时间: 2013-07-11

    上传用户:woshiayin

  • 基于浮点DSP的FFT算法的研究与应用.rar

    快速傅立叶变换(FFT)技术是数字信号处理中的核心技术,它已广泛应用于数字信号处理的各个领域,长期以来一直是一个重要的研究课题。近年来,专用数字信号处理器以其优化的硬件结构和优良的性能价格比为FFT的实现提供了一种有效的途径,其中最具有代表性的是美国TI公司的TMS320系列DSP。 本文首先分析了常用FFT算法原理,并进行了算法的讨论和比较,然后详细论述了以浮点型DSP为核心的实现FFT算法的硬件平台的设计。平台的硬件电路主要包括数据采集部分、数据处理部分、数据存储部分和数据显示部分。其中采集部分采用12位高速的A/D转换芯片MAX197,数据处理部分采用32位浮点型DSP芯片-TMS320VC33,数据存储部分采用了大容量的FLASH芯片——K9F2808UOA,数据显示部分采用PHILIPS公司的高亮度、宽视角的TFT彩色液晶显示屏。 为了扩展系统的通信能力,通信接口我们选择CAN总线。软件部分选用了频率抽取基2FFT、分裂基FFT和实序列FFT算法,用C语言进行编程。最后部分是进行软硬件的联合调试,并在此基础上进行了FFT算法实现。 论文结尾以实际的实验曲线分析验证了算法的正确性,同时针对实验中产生的误差找出了原因,并提出了解决的方法。实验结果表明采用浮点DSP实现FFT算法方便且有较高的实时性,可以应用到电力系统谐波分析、振动测试及铁路检测等各个领域。

    标签: DSP FFT 浮点

    上传时间: 2013-04-24

    上传用户:caixiaoxu26

  • 全数字超声诊断系统部分核心算法的FPGA实现.rar

    60年代初,国际上首次将B超诊断仪应用于临床诊断,40多年来B超诊断仪的发展极为迅速。随着数字信号处理及计算机技术的发展,目前国际上先进水平的超声诊断设备几乎每一个环节都包含着数字信号处理的内容,研制全数字化的超声诊断设备已成为发展趋势。 @@ 基于FPGA及嵌入式操作系统的全数字超声诊断系统具有技术含量高、便携的特点,可用数字硬件电路来实现数据量极其庞大的超声信息的实时处理。 @@ 本文从超声诊断原理入手,在对超声诊断系统中的几个关键技术进行分析的基础上,重点研究开发超声诊断系统中数字信号处理部分的两个核心算法。以FPGA芯片为载体,在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证,分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。另外,采用Verilog HDL语言对应用于图像显示模块的SPI接口进行了编程设计,编译下载至FPGA中,最终实现了与ARM A8的OMPG3530板之间高速串行数据的传输。 @@ 采用在单片FPGA芯片内实现数字式超声诊断部分核心算法并与高性能ARMA8处理器相配合的数字信号处理解决方案,具有高速度、高精度、高集成度、便携的特点,为全数字化便携超声诊断设备的研制打下了基础。 @@关键词:超声诊断系统;FPGA;数字FIR滤波器;CORDIC算法;SPI总线

    标签: FPGA 全数字 超声诊断系统

    上传时间: 2013-07-07

    上传用户:hxy200501

  • SVPWM算法优化及其FPGACPLD实现.rar

    电压空间矢量脉冲宽度调制技术是一种性能优越、易于数字化实现的脉冲宽度调制方案。在常规SVPWM算法中,判定等效电压空间矢量所处扇区位置时需要进行坐标旋转和反正切三角函数的运算,计算特定电压空间矢量作用时间时需要进行正弦、余弦三角函数的运算以及过饱和情况下的归一化处理过程,同时,在整个SVPWM算法中还包含了无理数的运算,这些复杂计算不可避免地会产生大量计算误差,对高精度实时控制产生不可忽视的影响,而且这些复杂运算的计算量大,对系统的处理速度要求高,程序设计复杂,系统运行时间长,占用系统资源多。因此,从工程实际应用的角度出发,需要对常规SVPWM算法进行优化设计。 本文提出的优化SVPWM算法,只需进行普通的四则运算,计算非常简单,克服了上述常规SVPWM算法中的缺点,同时,采用交叉分配零电压空间矢量,并将零电压空间矢量的切换点置于各扇区中点的方法,达到降低三相桥式逆变电路中开关器件开关损耗的目的。SVPWM算法要求高速的数据处理能力,传统的MCU、DSP都难以满足其要求,而具有高速数据处理能力的FPGA/CPLD则可以很好的实现SVPWM的控制功能,在实时性、灵活性等方面有着MCU、DSP无法比拟的优越性。本文利用MATLAB/Simulink软件对优化的SVPWM系统原型进行建模和仿真,当仿真效果达到SVPWM系统控制要求后,在XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入,建立相同功能的SVPWM系统模型,然后利用ISESimulator(VHDL/Verilog)仿真器进行功能仿真和性能分析,验证了本文提出的SVPWM优化设计方案的可行性和有效性。

    标签: FPGACPLD SVPWM 算法优化

    上传时间: 2013-07-30

    上传用户:15953929477

  • H264帧间预测算法研究与FPGA设计.rar

    随着数字化技术的飞速发展,数字视频信号的传输技术更是受到人们的关注。相比较其它类型的信息传输如文本和数据,视频通信需要占用更多的带宽资源,因此为了实现在带宽受限的条件下的传输,视频源必须经过大量压缩。尽管现在的网络状况不断地改善,但相对与快速增长的视频业务而言,网络带宽资源仍然是远远不够的。2003年3月,新一代视频压缩标准H.264/AVC的推出,使视频压缩研究进入了一个新的层次。H.264标准中包含了很多先进的视频压缩编码方法,与以前的视频编码标准相比具有明显的进步。在相同视觉感知质量的情况下,H.264的编码效率比H.263提高了一倍左右,并且有更好的网络友好性。然而,高编码压缩率是以很高的计算复杂度为代价的,H.264标准的计算复杂度约为H.263的3倍,所以在实际应用中必须对其算法进行优化以减低其计算复杂度。 @@ 本文首先介绍了H.264标准的研究背景,分析了国内外H.264硬件系统的研究现状,并介绍了本文的主要工作。 @@ 接着对H.264编码标准的理论知识、关键技术分别进行了介绍。 @@ 对H.264块匹配运动估计算法进行研究,对经典的块匹配运动估计算法通过对比分析,三步、二维等算法在搜索效率上优于全搜索算法,而全搜索算法在数据流的规则性和均匀性有着自己的优越性。 @@ 针对块匹配运动估计全搜索算法的VLSI结构的特点,提出改进的块匹配运动估计全搜索算法。本文基于对数据流的分析,对硬件寻址进行了研究。通过一次完整的全搜索数据流分析,改进的块匹配运动估计算法在时钟周期、PE资源消耗方面得到优化。 @@ 最后基于FPGA平台对整像素运动估计模块进行了研究。首先对运动估计模块结构进行了功能子模块划分;然后对每个子模块进行设计和仿真和对整个运动估计模块进行联合仿真验证。 @@关键词:H.264;FPGA;QuartusⅡ;帧间预测;运动估计;块匹配

    标签: H264 FPGA 帧间预测

    上传时间: 2013-04-24

    上传用户:zttztt2005

  • 基于FPGA的高速矩阵运算算法研究.rar

    矩阵运算是描述许多工程问题中不可缺少的数学关系,矩阵运算具有执行效率好、速度快、集成度高等优点,并且随着动态可配置技术的发展,灵活性也有了很大的提高。因此,寻找矩阵运算的高速实现方法是具有很大的现实意义,能够为高速运算应用提供技术支持。 为了提高研究成果的实用性与商用性,本文主要针对某种体积小、运算速度和性能要求很高的特殊场合设计并实现基于FPGA的矩阵运算功能。通过系统地研究FPGA功能结构、设计原理、DSP接口、IEEE-754标准,深入学习浮点数及矩阵的基础运算以及硬件编程语言等内容,根据矩阵运算的特点和原理,讨论了硬件设计方面重点对具体核心器件结构、特点以及有关FPGA的设计流程和控制器Verilog HDL硬件编程语言代码方面内容,确定了基于FPGA浮点运算及矩阵运算单元的Verilog HDL设计方法,在Quartus II平台上对其仿真、记录运算结果,并对采集到的数据结果进行了深入分析与总结。 本设计通过几种矩阵算法利用FPGA和MATLAB分别进行了实现测试,验证了设计结果的正确性,证明了本设计中矩阵运算速率的实用性与高效性,提高了系统资源利用率和系统可靠性,为今后在工程、军事、通讯等生产生活各个领域应用打下良好基础。

    标签: FPGA 矩阵运算 算法研究

    上传时间: 2013-07-07

    上传用户:xuanjie

  • GPS接收机捕获跟踪算法研究及FPGA设计.rar

    全球定位系统(Global Positioning System—GPS)是新一代卫星导航定位系统,具有全球、全天候、连续、高精度导航与定位功能,能够为广大用户提供精确的三维坐标、速度和时间信息。因此,GPS系统被广泛地应用于生活中的各个领域。GPS系统用户主要是各种型号的接收机,而捕获跟踪技术是接收机的关键技术,同时也是一个技术难点。在GPS接收机中,导航电文是用户定位和导航的数据基础,为了得到导航电文必须要对GPS信号进行捕获跟踪。本文详细研究了GPS信号捕获跟踪技术,并进行了FPGA设计。 @@ 本文首先概述了GPS系统信号结构和GPS接收机工作原理,对GPS信号调制机理进行详细地阐述,重点分析了C/A码生成原理和特性。 @@ 其次叙述了GPS信号捕获的基础理论,重点研究时域滑动相关捕获方法,深入分析其算法和性能。用MATLAB中Simulink软件包搭建了可自由修改参数的GPS中频发生器,并在此平台上,对GPS信号时域滑动相关捕获算法进行仿真与分析。 @@ 接着重点研究了GPS信号跟踪技术,系统分析码跟踪环路和载波跟踪环路结构框图以及算法。在码跟踪环路方面,选用并分析了能分离载波的非相干超前滞后码锁定环的工作机理。在载波跟踪环路中选用对导航电文数据相位翻转不敏感的科斯塔斯环,并用数学模型分析GPS信号的解调过程。之后对整个跟踪环路进行MATLAB仿真,结果表明环路参数设计满足要求,并能成功解调出GPS导航电文。 @@ 最后本文在QuartusII环境下完成对GPS信号捕获跟踪系统的FPGA设计。根据对相关器硬件结构框架,对算法中各个模块的实现进行详细的说明,包括顶层设计到CA码、NCO等重要模块设计,并给出了仿真结果。 @@关键词:GPS接收机;捕获;跟踪;MATLAB仿真:FPGA

    标签: FPGA GPS 接收机

    上传时间: 2013-06-16

    上传用户:jacking

  • 基于CCSDS标准的帧同步算法研究及其FPGA实现.rar

    随着航天技术的发展,载人飞船、空间站等复杂航天器对空-地或空-空之间数据传输速率的要求越来越高。在此情况下,为了提高空间通信中数据传输的可靠性,保证接收端分路系统能和发送端一致,必须要经过帧同步。对卫星基带信号处理来说,帧同步是处理的第一步也是关键的一步。只有正确帧同步才能获取正确的帧数据进行数据处理。因此,帧同步的效率,将直接影响到整个卫星基带信号处理的结果。 @@ 本设计在研究CCSDS标准及帧同步算法的基础上,利用硬件描述语言及ISE9.2i开发平台在基于FPGA的硬件平台上设计并实现了单路数据输入及两路合路数据输入的帧同步算法,并解决了其中可能存在的帧滑动及模糊度问题。在此基础之上,针对两路合路输入时可能存在的两路输入不同步或帧滑动在两路中分布不均匀问题,设计实现了两路并行帧同步算法,并利用ModelSim SE 6.1f工具对上述算法进行了前仿真和后仿真,仿真结果表明上述算法符合设计要求。 @@ 本论文首先介绍了课题研究的背景及国内外研究现状,其次介绍了与本课题相关的基础理论及系统的软硬件结构。然后对单路数据输入帧同步、两路数据合路输入帧同步和两路并行帧同步算法的具体设计及实现过程进行了详细说明,并给出了后仿真结果及结果分析。最后,对论文工作进行了总结和展望,分析了其中存在的问题及需要改进的地方。 @@关键词 FPGA;CCSDS;帧同步:模糊度;帧滑动

    标签: CCSDS FPGA 标准

    上传时间: 2013-06-11

    上传用户:liglechongchong

  • 实时视频缩放算法研究及FPGA实现.rar

    调整视频图像的分辨率需要视频缩放技术。如果图像缩放技术的处理速度达到实时性要求就可以应用于视频缩放。 传统图像缩放技术利用插值核函数对已有像素点进行插值重建还原图像。本文介绍了图像插值的理论基础一采样定理,并对理想重建函数Sinc函数进行了讨论。本文介绍了常用的线性图像插值技术及像素填充、自适应插值和小波域图像缩放等技术。然后,本文讨论了分级线性插值算法的思想,设计并实现了FPGA上的分级双三次算法。最后本文对各种算法的缩放效果进行了分析和讨论。 本文在分析现有视频缩放算法基础之上,提出了分级线性插值算法,并应用在简化线性插值算法中。分级线性插值算法以牺牲一定的计算精度为代价,用查找表代替乘法计算,降低了算法复杂度。本文设计并实现了分级双三次插值算法,详细说明了板上系统的模块结构。最后本文将分级线性插值算法与原线性插值算法效果图进行比较,比较结果显示分级插值算法与原算法误差较小,在放大比例较小时可以取代原算法。结果证明分级双三次线性插值算法的FPGA实现能够满足额定帧频,可以进行实时视频缩放。

    标签: FPGA 实时视频 算法研究

    上传时间: 2013-04-24

    上传用户:亚亚娟娟123

  • 基于FPGA的数字信号处理算法研究与高效实现.rar

    现代数字信号处理对实时性提出了很高的要求,当最快的数字信号处理器(DSP)仍无法达到速度要求时,唯一的选择是增加处理器的数目,或采用客户定制的门阵列产品。随着可编程逻辑器件技术的发展,具有强大并行处理能力的现场可编程门阵列(FPGA)在成本、性能、体积等方面都显示出了优势。本文以此为背景,研究了基于FPGA的快速傅立叶变换、数字滤波、相关运算等数字信号处理算法的高效实现。 首先,针对图像声纳实时性的要求和FPGA片内资源的限制,设计了级联和并行递归两种结构的FFT处理器。文中详细讨论了利用流水线技术和并行处理技术提高FFT处理器运算速度的方法,并针对蝶形运算的特点提出了一些优化和改进措施。 其次,分析了具有相同结构的数字滤波和相关运算的特点,采用了有乘法器和无乘法器两种结构实现乘累加(MAC)运算。无乘法器结构采用分布式算法(DA),将乘法运算转化为FPGA易于实现的查表和移位累加操作,显著提高了运算效率。此外,还对相关运算的时域多MAC方法及频域FFT方法进行了研究。 最后,完成了图像声纳预处理模块。在一片EP2S60上实现了对160路信号的接收、滤波、正交变换以及发送等处理。实验表明,本论文所有算法均达到了设计要求。

    标签: FPGA 数字信号处理 算法研究

    上传时间: 2013-06-09

    上传用户:zgu489