虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

分析建模

  • 静态时序分析基本原理和时序分析模型

    01_静态时序分析基本原理和时序分析模型

    标签: 静态时序分析 时序分析 模型

    上传时间: 2013-10-17

    上传用户:lvchengogo

  • 使用Quartus II Timequest时序分析器约束分析设计

    使用Quartus II Timequest时序分析器约束分析设计

    标签: Timequest Quartus II 时序

    上传时间: 2013-10-12

    上传用户:1417818867

  • 在ISE中直接调用chipscope进行在线逻辑分析

    在ISE中直接调用chipscope进行在线逻辑分析

    标签: chipscope ISE 逻辑分析

    上传时间: 2013-11-02

    上传用户:13188549192

  • 使用Timequest约束和分析源同步电路

    04_使用Timequest约束和分析源同步电路

    标签: Timequest 同步电路

    上传时间: 2015-01-01

    上传用户:梧桐

  • Altium Designer 6 三维元件库建模教程

    Altium Designer 6 三维元件库建模教程 文档名称:AD系列软件三维元件库建模教程 文档描述:介绍在 AltiumDesigner集成开发平台下三维模型建立和使用方法 文档版本:V1.0 作     者:林加添(lineay) 编写时间:2009 年1 月 QQ:181346072 第一章:介绍 在传统的电子整机设计过程中,电路设计部门和结构设计部门(或者由外部设计工作室设计)往往是被分为 两个完全独立的部门,因此在新产品开发过程中,都是结构设计好了,然后出内部 PCB 位置图给 PCB 工程师, 而结构工程师并不了解电路设计过程中一些要点。对 PCB布局一些高度较高元器件位置很多并不符合 PCB 工程 师电路设计的要求。以至 PCB 工程师不得不将就结构工程师所设计的元件布局。最后产品出来时,因为 PCB 布 局不合理等各种因素,问题百出。这不仅影响产品开发速度。也会导致企业两部门之间发生冲突。 然而目前国内大多的电子企业都是停留于这种状态,关键原因目前电路部门和结构部门没有一个有效、快捷 的软件协作接口来帮助两个部分之间更好协调工作、来有效提高工作效率。而面对竞争日益激烈的市场。时间就 是金钱,产品开发周期加长而导致开发成本加剧,也延误了产品上市的时间。这不仅降低了企业在市场的竞争力 也加速了企业倒退的步伐。对于企业来说,都希望有一个有效的协调接口来加速整机的开发速度,从而提高产品

    标签: Designer Altium 元件库 建模

    上传时间: 2013-11-16

    上传用户:chongchong1234

  • 基于FPGA的DDS杂散分析及抑制方法

    首先介绍了采用直接数字频率合成(DDS)技术的正弦信号发生器的基本原理和采用FPGA实现DDS信号发生器的基本方法,然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点,其中重点分析了幅度量化杂散产生的误差及其原因,最后针对DDS原理上存在的幅度量化杂散,利用FPGA时钟频率可调的特点,重点提出了基于FPGA实现的DDS正弦信号发生器的两种改进方法,经过MATLAB仿真验证,改进方法较好的抑制了幅度量化杂散,减小了误差。

    标签: FPGA DDS 杂散分析

    上传时间: 2013-11-21

    上传用户:himbly

  • 时序分析的好资料

    时序分析的好资料

    标签: 时序分析

    上传时间: 2013-12-21

    上传用户:yuhaihua_tony

  • 于博士信号完整性分析入门-初稿

    信号完整性 分析 新手入门知识

    标签: 信号完整性

    上传时间: 2013-10-31

    上传用户:wangjg

  • 对Altera 28nm FPGA浮点DSP设计流程和性能的独立分析

      电子发烧友网核心提示:Altera公司昨日宣布,在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理(DSP)设计。独立技术分析公司Berkeley设计技术有限公司(BDTI)验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程,同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。    Altera的浮点DSP设计流程经过规划,能够快速适应可参数赋值接口的设计更改,其工作环境包括来自MathWorks的MATLAB和 Simulink,以及Altera的DSP Builder高级模块库,支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP,这些应用包括,雷达、无线基站、工业自动化、仪表和医疗图像等。

    标签: Altera FPGA DSP 28

    上传时间: 2015-01-01

    上传用户:sunshie

  • 天正建筑cad 8.0单机版破解版免费下载

    附件为天正建筑8.0单机版安装程序,内含天正建筑8.0单机版破解文件和天正注册机。 天正建筑8.0免费下载TArch 8采用了全新的开发技术,对软件技术核心进行了全面的提升,特别在自定义对象核心技术方面取得了革命性突破!传统的以自定义对象为基础的建筑软件每次大版本的升级都会造成文件格式不兼容,TArch8引入了动态数据扩展的技术解决方案,突破了这一限制。以这一开放性技术创新为基础,用户再也不需要为之后大版本升级的文件格式兼容问题而烦恼,同时,这也必将极大地促进设计行业图纸交流问题的解决。 天正建筑8.0是为 cad 2008 而准备的 计算机辅助设计而量身定制软件工具。是CAD更加强大。 软件功能设计的目标定位 天正建筑8.0应用专业对象技术,在三维模型与平面图同步完成的技术基础上,进一步满足建筑施工图需要反复修改的要求。 利用天正专业对象建模的优势,为规划设计的日照分析提供日照分析模型(如下图)和遮挡模型;为强制实施的建筑节能设计提供节能建筑分析模型。实现高效化、智能化、可视化始终是天正建筑CAD软件的开发目标。 自定义对象构造专业构件 天正建筑8.0开发了一系列自定义对象表示建筑专业构件,具有使用方便、通用性强的特点。例如各种墙体构件具有完整的几何和材质特征。可以像AutoCAD的普通图形对象一样进行操作, 可以用夹点随意拉伸改变几何形状,与门窗按相互关系智能联动(如下图),显著提高编辑效率。具有旧图转换的文件接口,可将TArch 3以下版本天正软件绘制的图形文件转换为新的对象格式,方便原有用户的快速升级。同时提供了图形导出命令的文件接口,可将TArch 8.0 新版本绘制的图形导出,作为下行专业条件图使用。

    标签: cad 8.0 单机

    上传时间: 2013-10-23

    上传用户:独孤求源