虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

分析仪

  • 仿造saleae8通道逻辑分析仪(原理图+固件+烧录软件)

    仿造saleae8通道逻辑分析仪(原理图+固件+烧录软件)

    标签: 逻辑分析仪

    上传时间: 2022-06-30

    上传用户:

  • 80Mhz~100Mhz频谱分析仪电路原理图、源代码、SCH和PCB源文件

    80Mhz~100Mhz频谱分析仪电路原理图、源代码、SCH和PCB源文件

    标签: 频谱分析仪 电路

    上传时间: 2022-07-04

    上传用户:bluedrops

  • 基于51单片机的简易逻辑分析仪设计

    基于51单片机的简易逻辑分析仪设计                  

    标签: 51单片机 逻辑分析仪

    上传时间: 2022-07-20

    上传用户:

  • multisim逻辑分析仪的使用

    multisim逻辑分析仪的使用                    

    标签: multisim 逻辑分析仪

    上传时间: 2022-07-20

    上传用户:

  • 基于有限元分析的稀土永磁同步电动机研究.rar

    本课题来源于国家863计划《高速高效防爆稀土永磁同步电机研究》项目的部分研究内容。为了进一步提高稀土永磁同步电动机的效率,本论文主要采用有限元分析与实验相结合的方法,重点针对稀土永磁同步电动机稳态运行时的谐波转子铜耗、瞬态起动过程以及空载谐波磁场进行了深入研究。 论文利用有限元电磁场仿真软件MagNet,对油田抽油用22kW稀土永磁同步电动机进行了详细的电磁场仿真计算,首次,对谐波磁场引起的稀土永磁同步电动机稳态运行时的转子铜耗进行了深入分析。通过对22kW电机的间接法和直接法效率实验,分离出谐波引起的杂散损耗,并与仿真计算结果进行对比分析,证明了:实际稀土永磁同步电动机稳态运行时是存在转子铜耗的,这也是和传统稀土永磁同步电动机理论不同的地方。研究成果《稀土永磁同步电动机稳态运行时的转子铜耗分析》发表在核心期刊《微特电机》2006年第9期上。 论文采用有限元MagNet对抽油用22kW稀土永磁同步电动机进行了起动过程的仿真研究,并利用先进的动态示波记录仪DL750对22kW电机进行了空载起动过程的实验。实验结果表明有限元电磁仿真计算结果是准确的,也为稀土永磁同步电动机的优化设计提供了参考依据。研究成果《基于有限元的稀土永磁同步电动机起动过程仿真研究》发表在核心期刊《微特电机》2007年第1期上。 论文应用有限元电磁场软件MagNet对作者设计的370W稀土永磁同步电动机的空载气隙磁场进行了仿真分析,得到空载谐波磁场的波形畸变率是6.23﹪;为了验证有限元分析结果的正确性,专门设计了两台370W稀土永磁同步电动机对拖实验,利用WT3000电力分析仪分析出:实际空载气隙磁场波形的畸变率是3.26﹪;通过实验结果和仿真结果的对比分析,发现实际电机的转子鼠笼条对电机空载谐波磁场有很好的抑止作用。初步的研究成果《稀土永磁同步电动机空载气隙磁场的谐波分析研究》于2006年12月投到核心期刊《微特电机》上。

    标签: 有限元分析 稀土 永磁同步电动机

    上传时间: 2013-04-24

    上传用户:chengli008

  • FIR数字滤波器的DSP实现.rar

    针对电力质量分析仪中的信号数字滤波处理部分,基于TMS320VC5402芯片的数字信号处理功能,采用窗函数法,借助MATLAB程序设计语言,设计了FIR数字滤波器,应用DSP汇编语言编程实现了该滤波器。实践证明,该滤波器准确度高、稳定性好,易于移植使用,具有较强的实用性与灵活性

    标签: FIR DSP 数字滤波器

    上传时间: 2013-08-05

    上传用户:jiahao131

  • 基于FPGA的多功能电子测量系统的研究与实现.rar

    随着计算机和微电子技术的飞速发展,基于数字信号处理的示波器、信号发生器、逻辑分析仪和频谱分析仪等测量仪器已经应用到各个领域并且发挥着重要作用,但这些仪器昂贵的价格阻碍了它们的普遍使用。 本文针对电子测量仪器技术发展和普及的情况,结合用FPGA实现数字信号处理的优势,研究一种基于FPGA的辅助性独立电予测量仪器的软件系统。这种仪器可以作为数模混合电路测试和验证的工具,用来观察模拟信号波形、数字信号时序波形、模拟信号的幅度频谱,也可以用来产生DDS信号。在硬件选择上,使用具有Altera公司CycloneⅡ器件的平台来实现单片DSP系统,这种芯片成本低廉、工作速度快、技术兼容性好;在软件设计上,采用基于FPGA的可编程数字逻辑设计方法,这种方法具有开发难度小、功能扩展简单等优点。设计中采用的关键技术包括:基于FPGA和IP Core的Verilog HDL设计、数据采集、数据存储、数据处理以及数据波形的实时显示。对这些技术的研究探讨不仅有理论研究价值,在科学实验和产品设计中同样具有重要的实用价值。系统的设计以低资源、高性能为目标,设计中采用了科学的模块划分、设计与集成的方法,在保持原四种信号处理功能不变的前提下,尽量多的节约各种FPGA资源,为实现低成本的辅助电子测量仪器提供了可能。

    标签: FPGA 多功能电子 测量系统

    上传时间: 2013-06-05

    上传用户:love_stanford

  • 基于DSP和ARM的双核电能质量分析仪的研究.rar

    随着电力系统的迅速发展和电力电子技术的广泛应用,电能污染日益严重,电能质量问题已经成为电力部门及电力用户越来越关注的问题。电能质量的各项指标若偏离正常水平过大,会给发电、输变电和用电设备带来不同程度的危害。电能质量的好坏直接关系到国民经济的总体效益,因此对电能质量进行检测和分析从而提高和改善电能质量具有非常重要的意义。 本文首先介绍了电能质量的基本概念,对各种电能质量问题的分类、特征及产生原因和危害作了详细的阐述。通过对电能质量各项指标(供电电压偏差、频率偏差、公用电网谐波、三相电压不平衡度、电压波动与闪变)的分析,以传统的傅立叶变换理论为基础,针对目前电能质量分析的难点即对突变的、暂态的、非平稳的信号的检测与分类,提出了基于快速傅立叶变换的暂态电能质量分析方法。 在系统的研究了电能质量分析的相关理论和检测技术的基础上,针对电能质量分析系统中需要支持复杂算法和保持实时性的特殊要求,研制了基于DSP与ARM构架的嵌入式电能质量分析系统的硬件平台和软件系统。重点分析了DSP与ARM的选型依据、结构特点、具体应用等。并且详细的介绍了硬件平台的各部分组成和电路原理图。随后,提出了该装置软件部分设计思想,其中重点介绍了DSP部分的FFT算法设计、ARM部分的UC/OS-II操作系统移植和MiniGUI图形界面开发。最后对论文的主要工作进行了总结,对以后可深入研究的方向进行了展望。 关键词:电能质量;傅立叶变换;快速傅立叶变换;UC/OS-Ⅱ;MiniGUI

    标签: DSP ARM 双核

    上传时间: 2013-06-15

    上传用户:songrui

  • 基于FPGA的IDE固态硬盘控制器的设计与实现.rar

    固态硬盘是一种以FLASH为存储介质的新型硬盘。由于它不像传统硬盘一样以高速旋转的磁盘为存储介质,不需要浪费大量的寻道时间,因此它有着传统硬盘不可比拟的顺序和随机存储速度。同时由于固态硬盘不存在机械存储结构,因此还具有高抗震性、无工作噪音、可适应恶劣工作环境等优点。随着计算机技术的高速发展,固态硬盘技术已经成为未来存储介质技术发展的必然趋势。 本文以设计固态硬盘控制芯片IDE接口部分为项目背景,通过可编程逻辑器件FPGA,基于ATA协议并使用硬件编程语言verilog,设计了一个位于设备端的IDE控制器。该IDE控制器的主要作用在于解析主机所发送的IDE指令并控制硬盘设备进行相应的状态迁移和指令操作,从而完成硬盘设备端与主机端之间基本的状态通信以及数据通信。论文主要完成了几个方面的内容。第一:论文从固态硬盘的基本结构出发,分析了固态硬盘IDE控制器的功能性需求以及寄存器传输、PIO传输和UDMA传输三种ATA协议主要传输模式所必须遵循的时序要求,并概括了IDE控制器设计的要点和难点;第二:论文设计了IDE控制器的总体功能框架,将IDE控制器从功能上分为寄存器部分、顶层控制模块、异步FIFO模块、PIO控制模块、UDMA控制模块以及CRC校验模块六大子功能模块,并分析了各个子功能模块的基本工作原理和具体功能设计;第三:论文以设计状态机流程和主要控制信号的方式实现了各个具体子功能模块并列举了部分关键代码,同时给出了主要子功能模块的时序仿真图;最后,论文给出了基于PIO传输模式和基于UDMA传输模式的具体指令操作流程实现,并通过SAS逻辑分析仪和QuartusⅡ对IDE控制器进行了功能测试和分析,验证了本论文设计的正确性。

    标签: FPGA IDE 固态硬盘

    上传时间: 2013-07-31

    上传用户:liangrb

  • 基于FPGA的数字中频收发信机的设计与实现.rar

    软件无线电(Software Defined Radio)是无线通信系统收发信机的发展方向,它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上,而不必过多关注电路实现。在进行数字处理时,常用的方案包括现场可编程门阵列(FPGA)、数字信号处理器(DSP)和专用集成电路(ASIC)。FPGA以其相对较低的功耗和相对较低廉的成本,成为许多通信系统的首先方案。正是在这样的前提下,本课题结合软件无线电技术,研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先,从理论上对发射机和接收机结构进行研究,找到收发信机设计中关键问题。其次,在理论上有深刻认识的基础上,以FPGA为手段,将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题,它也是本文的研究重点。本文在研究了已有各种同步方法的基础上,设计了一种新的同步方法和相应的接收机结构,并以硬件电路将其实现。最后,针对所设计的硬件系统,本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的,基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台,接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8.0环境下,通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前,各种算法均使用MATLAB进行原理仿真,并在MATLAB仿真得到正确结果的基础上,使用Quartus Ⅱ 8.0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后,可下载至硬件平台进行调试,通过Quartus Ⅱ 8.0中集成的SignalTap逻辑分析仪,可以实时观察电路中各点信号的变化情况,并结合示波器和频谱仪,得到硬件测试结果。 @@关键词:SDR;数字收发机;FPGA;载波同步;符号同步

    标签: FPGA 数字中频 收发信机

    上传时间: 2013-04-24

    上传用户:diaorunze