分数分频技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
实用的任意时钟分频Verilog代码 可以任意分频的！
一个简单的分频器代码,可以套用来作其他频率的分频
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
FPGA输出数据的时频域分析GUI界面，\r\n可观察信号的时域频域波形，星座图眼图等特性
VHDL实现50％占空比。并且是奇数分频。
FPGA输出数据的时频域分析GUI界面， 可观察信号的时域频域波形，星座图眼图等特性
加载登录表单中...
加载注册表单中...
加载表单中...