基于FPGA数字电压表的设计 EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。 EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。本电压表的电路设计正是用VHDL语言完成的 。此次设计采用的是Altera公司 的Quartus II 7.0软件。本次设计的参考电压为2.5V，精度为0.01V。此电压表的设计特点为通过软件编程下载到硬件实现，设计周期短，开发效率高。
上传时间： 2013-11-24
上传用户：无聊来刷下
Verilog_实现任意占空比、任意分频的方法
上传时间： 2013-11-07
上传用户：JasonC
利用Verilog_HDL实现基于FPGA的分频方法
标签： Verilog_HDL FPGA 分频
上传时间： 2013-10-18
上传用户：feitian920
简单分频时序逻辑电路设计分频电路，有图，有代码
上传时间： 2013-11-25
上传用户：wanqunsheng
用VerilogHDL实现基于FPGA的通用分频器的设计
标签： VerilogHDL FPGA 分频器
上传时间： 2013-10-28
上传用户：xiaoxiang
基于FPGA的小数分频实现方法
上传时间： 2013-10-11
上传用户：jiangxiansheng
为满足三维大地电磁勘探技术对多个采集站的同步需求，基于FPGA设计了一种晶振频率校准系统。系统可以调节各采集站的恒温压控晶体振荡器同步于GPS，从而使晶振能够输出高准确度和稳定度的同步信号。系统中使用FPGA设计了高分辨率的时间间隔测量单元，达到0.121 ns的测量分辨率，能对晶振分频信号与GPS秒脉冲信号的时间间隔进行高精度测量，缩短了频率校准时间。同时在FPGA内部使用PicoBlaze嵌入式软核处理器监控系统状态，并配合滑动平均滤波法对测量得到的时间间隔数据实时处理，有效地抑制了GPS秒脉冲波动对频率校准的影响。
上传时间： 2013-10-17
上传用户：xsnjzljj
传统波分与OTN介绍
上传时间： 2013-10-17
上传用户：我累个乖乖
为了克服已有的双向MIMO中继系统模型中预编码技术计算量大的缺点，提出了一种基于双向MIMO系统的三时段预编码策略，给出了该策略的模型和算法。该模型的中继节点预均衡各信道状态信息影响（CSI）后将合并信号分时段发送给不同通信节点，简化了传统中继转发矩阵对多信道信息的联合设计。理论计算和仿真结果表明，该策略在性能和复杂度之间得到了良好的折衷
上传时间： 2014-12-28
上传用户：拢共湖塘
本文采用分圆格方法，设计了一种简化型具全分集、满速率特性的四发四收准正交空时分组码。该准正交空时分组码不仅比传统的基于星座调制技术的四发四收准正交空时码具有更大的分集增益上界，而且比已有的八发一收分圆准正交空时码在误码率和信道容量、以及中断概率等方面皆具有显著的优越性。
上传时间： 2014-12-29
上传用户：dragonhaixm
