8051系列是至今为止最成功的单片机之一，在FPGA平台上研究带硬件浮点运算器的8051是对其在SoC及专用化的方向上的一次迈进。文章首先介绍了8051的基本架构，包括硬件模块、指令系统、内存分配以及基本外设。然后讲解了在设计8051时如何划分模块，每个模块的功能与设计，同时也介绍了如何设计流水线来加速8051的处理速度。对于浮点运算器，文章介绍了IEEE浮点数的表示方法，包括各种特殊值的表示方法以及作用。在探讨浮点运算器设计的时候首先是给出了模块的划分及其实现的功能，然后以生动的实例介绍了加减乘除四种浮点运算的算法。在介绍完8051与浮点运算器设计以后，文章介绍了如何将浮点运算器集成到8051上，包括硬件上的数据线接口和控制线接口，以及软件中如何运用硬件浮点运算器。最后文章给出了此设计在ModelSim上的仿真结果以及在CyclonelIFPGA芯片上的验证过程，可以清楚地看到，与KeilC51软件库的浮点运算相比，加法运算从186个时钟周期减少到4个时钟周期，减法运算从200个时钟周期减少到4个时钟周期，乘法运算从241个时钟周期减少到4个时钟周期，而除法则由原来的¨lO个时钟周期减少到4个时钟周期，可见硬件浮点运算器使8051在运算能力上有了质的提高。 笔者也在“Google”和“百度”搜索引擎上，以及“维普数据论文网’’上搜索过，都没有发现有类似的设计，带硬件浮点运算器的8051可谓是一次创新，希望在实际应用中能有用武之地。
上传时间： 2013-04-24
上传用户：13081287919
本论文介绍了几种编码和调制技术的基本原理和课题的总体实现结构，重点分析和讨论了滚降系数可调的成形滤波、内插技术以及滤波器中乘法器、加法器的实现方法。通过外部控制器可对FPGA内部设计的多项参数进行设置，可支持32.000kbps～4.096Mbps范围内的多速率数据传输，适用于各种信道限带性能要求的传输系统。本论文使用一片FPGA芯片实现了信道编码(包括数据加扰、差分编码、卷积码、RS码、交织等)、多种调制方式(BPSK、QPSK、π/4-QPSK、TC8PSK、16QAM)、成形滤波器、多级内插、上变频器、具有连续/突发信号模式的数据源。将本论文的成果移植到某单位的信号源研制平台，基本上可以满足现阶段研制和维修解调设备对信号源的需求，因此具有较高的使用价值。
上传时间： 2013-07-27
上传用户：feichengweoayauya
基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛，由于原始图像数据量比较大，因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域，国际标准化组织于1992年推出的JPEG标准应用最为广泛。 本文基于FPGA设计了JPEG图像压缩系统，通过改进算法，优化结构，在合理的利用硬件资源的条件下，有效的挖掘出算法内部的并行性。改进了DCT变换算法，设计了并行查找表结构的乘法器，采用了流水线优化算法来解决时间并行性问题，提高了DCT模块的运算速度。依据Huffman编码表的规律性，采用并行查找表结构，用较少的存储单元完成了Huffman编码运算，同时提高了编码速度。整个设计通过EDA软件进行了逻辑综合及功能与时序仿真。综合和仿真结果表明，本文提出的算法在速度和资源利用方面均达到了较好的状态，可满足实时JPEG图像压缩的要求。 设计了一个硬件开发平台，对JPEG图像压缩系统进行了验证。硬件平台上使用ADV7181B来实现AD转换；使用TI公司TMS320C6416型DSP芯片实现了系统配置以及通过PCI接口与上位机PC的实现数据交换；使用Microsoft VC++6．0开发平台开发了系统控制软件平台，实现对整个压缩系统的控制。
上传时间： 2013-05-24
上传用户：GHF
目前，数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域，信号处理算法理论己趋于成熟，但其具体硬件实现方法却值得探讨。FPGA是近年来广泛应用的超大规模、超高速的可编程逻辑器件，由于其具有高集成度、高速、可编程等优点，大大推动了数字系统设计的单片化、自动化，缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性，在超高速信号处理和实时测控方面有非常广泛的应用。本文对FPGA的数据采集与处理技术进行研究，基于FPGA在数据采样控制和信号处理方面的高性能和单片系统发展的新热点，把FPGA作为整个数据采集与处理系统的控制核心。主要研究内容如下： FPGA的单片系统研究。针对数据采集与处理，对FPGA进行选型，设计了基于FPGA的单片系统的结构。把整个控制系统分为三个部分：多通道采样控制模块，数据处理模块，存储控制模块。 多通道采样控制模块的设计。利用4片AD7506和一片AD7862对64路模拟量进行周期采样，分别设计了通道选择控制模块和A/D转换控制模块，并进行了仿真，完成了基于FPGA的多通道采样控制。 数据处理模块的设计。FFT算法在数字信号处理中占有重要的地位，因此本文研究了FFT的硬件实现结构，提出了用FPGA实现FFT的一种设计思想，给出了总体实现框图。分别设计了旋转因子复数乘法器，碟形运算单元，存储器，控制器，并分别进行了仿真。重点设计实现了FFT算法中的蝶形处理单元，采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器，从而提高了蝶形处理器的运算速度，降低了运算复杂度。理论分析和仿真结果表明，状态机控制器成功地对各个模块进行了有序、协调的控制。 存储控制模块的设计。利用闪存芯片K9K1G08UOA对采集处理后的数据进行存储，设计了FPGA与闪存的硬件连接，设计了存储控制模块。 本文对FFT算法的硬件实现进行了研究，结合单片系统的特点，把整个系统分为多通道采样控制模块，数据处理模块，存储控制模块进行设计和仿真。设计采用VHDL编写程序的源代码。仿真测试结果表明，此FPGA单片系统可完成对实时信号的高速采集与处理。
上传时间： 2013-07-06
上传用户：eclipse
软件无线电(SDR，Software Defined Radio)由于具备传统无线电技术无可比拟的优越性，已成为业界公认的现代无线电通信技术的发展方向。理想的软件无线电系统强调体系结构的开放性和可编程性，减少灵活性著的硬件电路，把数字化处理(ADC和DAC)尽可能靠近天线，通过软件的更新改变硬件的配置、结构和功能。目前，直接对射频(RF)进行采样的技术尚未实现普及的产品化，而用数字变频器在中频进行数字化是普遍采用的方法，其主要思想是，数字混频器用离散化的单频本振信号与输入采样信号在乘法器中相乘，再经插值或抽取滤波，其结果是，输入信号频谱搬移到所需频带，数据速率也相应改变，以供后续模块做进一步处理。数字变频器在发射设备和接收设备中分别称为数字上变频器(DUC，Digital Upper Converter)和数字下变频器(DDC，Digital Down Converter)，它们是软件无线电通信设备的关键部什。大规模可编程逻辑器件的应用为现代通信系统的设计带来极大的灵活性。基于FPGA的数字变频器设计是深受广大设计人员欢迎的设计手段。本文的重点研究是数字下变频器(DDC)，然而将它与数字上变频器(DUC)完全割裂后进行研究显然是不妥的，因此，本文对数字上变频器也作适当介绍。 第一章简要阐述了软件无线电及数字下变频的基本概念，介绍了研究背景及所完成的主要研究工作。 第二章介绍了数控振荡器(NCO)，介绍了两种实现方法，即基于查找表和基于CORDIC算法的实现。对CORDIc算法作了重点介绍，给出了传统算法和改进算法，并对基于传统CORDIC算法的NCO的FPGA实现进行了EDA仿真。 第三章介绍了变速率采样技术，重点介绍了软件无线电中广泛采用的级联积分梳状滤波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)补偿法，对前者进行了基于Matlab的理论仿真和FPGA实现的EDA仿真，后者只进行了基于Matlab的理论仿真。 第四章介绍了分布式算法和软件无线电中广泛采用的半带(half-band，HB)滤波器，对基于分布式算法的半带滤波器的FPGA实现进行了EDA仿真，最后简要介绍了FIR的多相结构。 第五章对数字下变频器系统进行了噪声综合分析，给出了一个噪声模型。 第六章介绍了数字下变频器在短波电台中频数字化应用中的一个实例，给出了测试结果，重点介绍了下变频器的：FPGA实现，其对应的VHDL程序收录在本文最后的附录中，希望对从事该领域设计的技术人员具有一定参考价值。
上传时间： 2013-06-09
上传用户：szchen2006
纹理映射在计算机图形计算中属于光栅化阶段，处理的是像素，主要的特点是数据的吞吐量大，对实时系统来说转换的速度是一个关键的因素，人们寻求各种加速算法来提高运算速度。传统的方法是用更快的处理器，并行算法或专用硬件。随着数字技术的发展，尤其是可编程逻辑门阵列(FPGAs)的发展，提供了一种新的加速方法。FPGAs在密度和性能上都有突破性的发展，当前的FPGA芯片已经能够运算各种图形算法，而在速度上与专用的图形卡硬件相同。因此，FPGA芯片非常适合这项工作。 本文主要工作包括以下几个方面： 1、本文提出了一种MIPmapping纹理映射优化方法，改进了MIPmapping映射细化层次算法及纹理图像的存储方式，减少纹理寻址的计算量，提高纹理存储的相关性。详细内容请阅读第三章。 2、提出了一种MIPmapping纹理映射优化方法的硬件实现方案，该方案针对移动设备对功耗和面积的要求，以及分辨率不高的特点，在参数空间到纹理地址的计算中用定点数来实现。详细内容请阅读第四章。 3、实现了纹理映射流水线单元纹理地址产生电路，及纹理滤波电路的FPGA设计，并给出设计的综合和仿真结果。详细内容请阅读第五章4、实现了符合IEEE 754单精度标准的乘法、乘累加及除法运算器电路。乘法器采用改进型Booth编码电路以减少部分积数量，用Wallace对部分积进行压缩；乘累加器采用multiply-add fused算法，对关键路径进行了优化；除法器为基于改进型泰勒级数展开的查找表结构实现，查找表尺寸只有208字节，电路为固定时延，在电路尺寸、延时及复杂度方面进行了较好的平衡。
上传时间： 2013-04-24
上传用户：yxvideo
回波消除器广泛应用于公用电话交换网(PSTN)、移动通信系统和视频电话会议系统等多种语音通信领域。在PSTN系统中，由于线路阻抗不匹配，远端语音信号通过混合线圈时产生一定泄漏，一部分信号又传回远端，产生线路回波，回波的存在会严重影响语音通信质量。本文主要针对线路回波进行研究，设计并实现了满足实用要求的基于FPGA平台的回波消除器。 首先，对回波产生原理和目前几种常用回波消除算法进行了分析，在研究自适应回波消除器的各个模块，特别是深入分析各种自适应滤波算法和双讲检测算法，综合考虑各种算法的运算复杂度和性能的情况下，这里采用NLMS算法实现自适应回波消除器。针对传统双讲检测算法在近端语音幅度较低情况下容易产生误判的情况，给出一种基于子带滤波器组的改进双讲检测算法。 本文首先使用C语言实现回波消除器的各个模块，其中包括自适应滤波器、远端检测、双讲检测、非线性处理和舒适噪声产生模块。经过仿真测试，相关模块算法能够有效提高回波消除器性能。在此基础上，本文使用硬件描述语言Veillog HDL，在QuartusⅡ和ModelSim软件平台上实现各功能模块，并通过模块级和系统级功能仿真以及时序仿真验证，最终在现场可编程门阵列(Field Programmable Gate Arrav，FPGA)平台上实现回波消除系统。本文详细阐述了基于FPGA的设计流程与设计方法，并描述了自适应滤波器、基于分布式算法FIR滤波器、除法器和有限状态机的设计过程。 根据ITU-T G.168标准提出的测试要求，本文埘基于FPGA设计实现的自适应回波消除系统进行大量主客观测试。经过测试，各项性能指标均达到或超过G.168标准的要求，具有良好的回波消除效果。
上传时间： 2013-06-18
上传用户：qwe1234
本文针对目前国内外基于FPGA实现模糊控制器的理论、EDA软件工具的使用以及FPGA 技术的发展，对模糊控制器的设计作了有益的探索，并达到了预期的实验效果。文章综述了模糊控制理论的产生、发展、应用现状以及今后的发展方向；介绍了模糊逻辑、模糊控制的基本原理和模糊控制器的结构；阐述了常规模糊控制器的设计过程。文章介绍了运用 VHDL语言进行模糊控制器的设计过程。对模糊控制过程中隶属度函数的存储采用了分段存储法，其设计方法简单，提高了运算速度和运算精度。采用了“最大－最小”函数法简化了模糊控制规则的推理过程。运用“倒数相乘法”实现除法器的设计，能够实现任意数的除法运算，且精度较高。并以模糊空调温度控制器为例进行了理论说明和模糊设计，并给出了相应的VHDL代码。整体设计及其各个模块都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平台上进行了逻辑综合及功能时序仿真，综合与仿真的结果表明，基于FPGA的模糊控制器芯片消耗较少的硬件资源，达到了较高的设计性能，在速度和资源利用率方面均达到了较优的状态，通过在 FPGA开发板上的验证与测试，测试结果表明，所设计的模糊控制器可满足实时模糊控制的要求。关键词：模糊逻辑 模糊控制器 VHDL FPGA
上传时间： 2013-04-24
上传用户：003030
【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
上传时间： 2013-05-27
上传用户：shijiang
数字信号处理是信息科学中近几十年来发展最为迅速的学科之一.目前,数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域.而数字信号处理算法的硬件实现一般来讲有三种方式:用于通用目的的可编程DSP芯片;用于特定目的的固定功能DSP芯片组和ASIC;可以由用户编程的FPGA芯片.随着微电子技术的发展,采用现场可编程门阵列FPGA进行数字信号处理得到了飞速发展,FPGA正在越来越多地代替ASIC和PDSP用作前端数字信号处理的运算.该文主要探讨了基于FPGA数字信号处理的实现.首先详细阐述了数字信号处理的理论基础,重点讨论了离散傅立叶变换算法原理,由于快速傅立叶变换算法在实际中得到了广泛的应用,该文给出了基-2FFT算法原理、讨论了按时间抽取FFT算法的特点.该论文对硬件描述语言的描述方法和风格做了一定的探讨,介绍了硬件描述语言的开发环境MAXPLUSII.在此基础上,该论文详细阐述了数字集成系统的高层次设计方法,讨论了数字系统设计层次的划分和数字系统的自顶向下的设计方法,探讨了数字集成系统的系统级设计和寄存器传输级设计,描述了数字集成系统的高层次综合方法.最后该文描述了数字信号处理系统结构的实现方法,指出常见的高速、实时信号处理系统的四种结构;由于FFT算法在数字信号处理中占有重要的地位,所以该文提出了用FPGA实现FFT的一种设计思想,给出了总体实现框图;重点设计实现了FFT算法中的蝶形处理单元,采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器,从而提高了蝶形处理器的运算速度,降低了运算复杂度.
上传时间： 2013-05-23
上传用户：Divine
