虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

冗余<b>管理</b>

  • 基于动态可重构FPGA的容错技术研究

    针对重构文件的大小、动态容错时隙的长短、实现的复杂性、模块间通信方式、冗余资源的比例与布局等关键问题进行了分析。并对一些突出问题,提出了基于算法和资源多级分块的解决方法,阐述了新方法的性能,及其具有的高灵活性高、粒度等参数可选择、重构布线可靠性高、系统工作频率有保障的优点。

    标签: FPGA 动态可重构 容错 技术研究

    上传时间: 2014-12-28

    上传用户:Yue Zhong

  • 采用高速串行收发器Rocket I/O实现数据率为2.5 G

    摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。

    标签: Rocket 2.5 高速串行 收发器

    上传时间: 2013-11-06

    上传用户:smallfish

  • 基于FPGA 的单精度浮点数乘法器设计

    设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证.

    标签: FPGA 精度 浮点数 乘法器设计

    上传时间: 2013-10-09

    上传用户:xjy441694216

  • 游客游迹RFID数据处理与清洗方法研究与实现

    针对游客游迹跟踪与追溯系统,本文深入分析了游客游迹不确定数据产生的原因,根据景区应用特点,提出了一种游客游迹RFID数据处理与清洗方法。在数据处理时,引入事件概念,设计出了游客游迹RFID事件处理机制;引入过滤器概念,给出了游客游迹数据的一种过滤模型,设计了游客游迹数据的去噪、平滑以及去冗余清洗算法。最后,通过模拟场景的实验,对该算法的准确性和有效性进行了验证。

    标签: RFID 数据处理 方法研究

    上传时间: 2014-12-28

    上传用户:fengzimili

  • 基于IP无线网络FGS视频传输的多乘积码方案

    研究基于IP 无线网络中精细粒度可伸缩性( FGS) 视频的传输。基于包交换的IP 无线网络通常由两段链路组成: 有线链路和无线链路。为了处理这种混合网络中不同类型数据包的丢失情况, 对FGS 视频增强层数据运用了一个具有比特平面间不平等差错保护(BPUEP) 的多乘积码前向纠错(MPFEC) 方案进行信道编码。对FGS 增强层每一个比特平面(BP) , 在传输层, 采用里德—索罗蒙码(RS) 提供比特平面间的保护; 而在链路层, 则运用循环冗余校验码(CRC) 串联率兼容穿孔卷积码(RCPC) 提供数据包内保护。还提出了一个率失真优化的信源—信道联合编码的码率配置方案, 仿真结果显示出该方案在提高接收端视频质量方面的优势。

    标签: FGS 无线网络 乘积码 方案

    上传时间: 2013-11-14

    上传用户:1234567890qqq

  • 程控数字交换机的硬件系统

      掌握程控数字交换系统硬件的三种基本结构。   2.掌握数字交换的基本概念。   3.掌握T接线器的功能,基本组成及基本工作原理。   4.掌握S接线器的功能、基本组成及基本工作原理。   5.掌握T-S-T数字交换网络的基本组成及工作原理。   6.了解空时结合的数字交换单元DSE的组成、功能及工作原理。   7.掌握用户模块的基本功能。   8.掌握模拟用户电路的基本功能。   9. 掌握数字中继器的基本功能。   10.了解控制系统的几种冗余配置方式。   11.了解交换机中处理机之间的几种通信方式

    标签: 程控数字 交换机 硬件系统

    上传时间: 2013-11-17

    上传用户:392210346

  • SIMATIC WinCC V6.0 SP3 实现工厂智能的

    SIMATIC WinCC V6.0 SP3 增加了一些重要的系统功能,可通过工厂智能选件,实现过程可视化和过程优化:l 数据评估功能实现在线分析- 分析过程值归档的统计函数- 曲线线条宽度、工具提示以及对数形式表示都可自由组态- 消息顺序列表可以按栏标题进行分类l WinCC/Web Navigator V6.1- 基本过程控件-支持 Web- 支持操作员消息 SIMATIC®WinCC®可以在Windows下为所有工业领域提供全面的SCADA功能,包括单用户系统、配有冗余服务器的分布式多用户系统,以及使用Web客户机的跨现场解决方案。WinCC 的信息交换功能可实现跨公司的垂直集成。

    标签: SIMATIC WinCC 6.0 SP3

    上传时间: 2013-11-13

    上传用户:tiantwo

  • 基于动态可重构FPGA的容错技术研究

    针对重构文件的大小、动态容错时隙的长短、实现的复杂性、模块间通信方式、冗余资源的比例与布局等关键问题进行了分析。并对一些突出问题,提出了基于算法和资源多级分块的解决方法,阐述了新方法的性能,及其具有的高灵活性高、粒度等参数可选择、重构布线可靠性高、系统工作频率有保障的优点。

    标签: FPGA 动态可重构 容错 技术研究

    上传时间: 2013-11-23

    上传用户:cylnpy

  • 综合布线系统施工要点

    桥架设计合理,保证合适的线缆弯曲半径。上下左右绕过其他线槽时,转弯坡度要平缓,重点注意两端线缆下垂受力后是否还能在不压损线缆的前提下盖上盖板。放线过程中主要是注意对拉力的控制,对于带卷轴包装的线缆,建议两头至少各安排一名工人,把卷轴套在自制的拉线杆上,放线端的工人先从卷轴箱内预拉出一部分线缆,供合作者在管线另一端抽取,预拉出的线不能过多,避免多根线在场地上缠结环绕。拉线工序结束后,两端留出的冗余线缆要整理和保护好,盘线时要顺着原来的旋转方向,线圈直径不要太小,有可能的话用废线头固定在桥架、吊顶上或纸箱内,做好标注,提醒其他人员勿动勿踩。

    标签: 综合布线系统

    上传时间: 2013-11-04

    上传用户:yunfan1978

  • 基于FPGA 的单精度浮点数乘法器设计

    设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证.

    标签: FPGA 精度 浮点数 乘法器设计

    上传时间: 2013-10-13

    上传用户:yl1140vista