在超深亚微米技术工艺下，布局成为超大规模集成电路物理设计中至关重要的一步。由于现场可编程门阵列(Field Programable Gate Array，FPGA)布线资源的预先确定性，使得FPGA的布局更为重要。本文以建立高性能、低拥挤的布局为目标，从FPGA芯片结构和布局算法两方面进行了深入研究。论文提出了一种通用的层次式FPGA(HFPGA)结构模型及布局模型，并且给出了该模型的数学计算公式；提出将元件之间的层次距离转化为线长的方法，实现了基于线网模型的高精度布局算法：提出利用矩形的对角线元件之间层次来代替线长，从而达到优化线长的同时提高布通率的快速布局算法。实验结果表明，两种算法均在北卡罗来纳微电子中心(MCNC)学术芯片测试案例上取得了较理想的布局实验效果，为下一步的布线工作建立了良好的基础接口，并且完成了初始布线的工作。本FPGA结构模型的提出和布局算法的实现也都为工业界提供了借鉴价值。
上传时间： 2013-04-24
上传用户：nbdedu
随着GPS(Global Positioning System)技术的不断发展和成熟，其全球性、全天候、低成本等特点使得GPS接收机的用户数量大幅度增加，应用领域越来越广。但由于定位过程中各种误差源的存在，单机定位精度受到影响。目前常从两个方面考虑减小误差提高精度：①用高精度相位天线、差分技术等通过提高硬件成本获取高精度；②针对误差源用滤波算法从软件方面实现精度提高。两种方法中，后者相对于前者在满足精度要求的前提下节约成本，而且便于系统融合，是应用于GPS定位的系统中更有前景的方法。但由于在系统中实现定位滤波算法需要时间，传统CPU往往不能满足实时性的要求，而FPGA以其快速并行计算越来越受到青睐。 本文在FPGA平台上，根据“先时序后电路”的设计思想，由同步没计方法以及自顶向下和自下而上的混合设计方法实现系统的总体设计。从GPS-OEM板输出的定位信息的接收到定位结果的坐标变换，最终到kalman滤波递推计算减小定位误差，实现实时、快速、高精度的GPS定位信息采集处理系统，为GPS定位数据的处理方法做了新的尝试，为基于FPGA的GPS嵌入式系统的开发奠定了基础。具体工作如下： 基于FPGA设计了GPS定位数据的正确接收和显示，以及经纬度到平面坐标的投影变换。根掘GPS输出信息标准和格式，通过串口接收模块实现串口数掘的接收和经纬度信息提取，并通过LCD实时显示。在提取信息的同时将数据格式由ASCⅡ码转变为十进制整数型，实现利用移位和加法运算达到代替乘法运算的效果，从而减少资源的利用率。在坐标转换过程中，利用查找表的方法查找转化时需要的各个参数值，并将该参数先转为双精度浮点小数，再进行坐标转换。根据高斯转化公式的规律将公式简化成只涉及加法和乘法运算，以此简化公式运算量，达到节省资源的目的。 卡尔曼滤波器的实现。首先分析了影响定位精度的各种误差因素，将各种误差因素视为一阶马尔科夫过程的总误差，建立了系统状态方程、观测方程和滤波方程，并基于分散滤波的思想进行卡尔曼滤波设计，并通过Matlab进行仿真。结果表明，本文设计的卡尔曼滤波器收敛性好，定位精度高、估计误差小。在仿真基础上，实现基于FPGA的卡尔曼滤波计算。在满足实时性的基础上，通过IP核、模块的分时复用和树状结构节省资源，实现数据卡尔曼滤波，达到提高数据精度的效果。 设计中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676为硬件平台，采用Verilog HDL硬件描述语言实现，利用Xilinx公司的ISE10.1工具布局布线，一共使用44438个逻辑资源，时钟频率达到100MHZ以上，满足实时性信号处理要求，在保证精度的前提下达到资源最优。Modelsim仿真验证了该设计的正确性。
上传时间： 2013-04-24
上传用户：二驱蚊器
自上个世纪九十年代以来，我国著名学者、现中国科学院院士、清华大学陈难先教授等人使用无穷级数的Mobius反演公式解决了一系列重要的物理学中的逆问题，开创了应用、推广数论中的Mobius变换解决物理学中各种逆问题的巧妙方法，其工作在1990年当时就得到了世界著名的《NATURE》杂志的高度评价。 华侨大学苏武浔教授等则把Mobius变换的方法应用于几种常用波形(包括周期矩形脉冲，奇偶对称方波和三角波等)的傅立叶级数的逆变换运算，得到正、余弦函数及一般周期信号的各种常用波形的信号展开；并求得了与各种常用波形信号函数族相正交的函数族，以用于各展开系数的计算与信息的解调；而后把它们应用到通信系统中，提出了一种新的通信系统，即新型Chen-Mobius通信系统。 本文主要完成了两个方面的工作,Chen-Mobius多路通信系统的FPGA硬件设计实现和基于Chen-Mobius变换的语音加密双工通信系统的实现。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder软件对Chen-Mobius多路(四路和八路)通信系统进行仿真分析，对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，利用DSPBuilder中的Signalcompiler将Chen-Mobius多路通信系统的主体模块(函数及积分器的产生等)转化成HDL硬件语言，后在QuartusⅡ软件平台上，结合利用VHDL编程的硬件程序模块(分频、延时、控制模块等)构架完整的Chen-Mobius通信系统，并对此系统设计综合、引脚分配、仿真验证、时序分析等；最后，在Altera公司的Stratix 芯片上，实现硬件的编程和下载，从而完成了Chen-Mobius多路通信系统的FPGA硬件实现。 另外，利用Chen-Mobius单路通信系统的调制、解调系统分别对语音信号进行加密与解密，在两块DE2的FPGA开发板上成功实现了基于Chen-Mobius变换的语音加密双工通信。完成本设计意义重大，它为今后Chen-Mobius通信系统应用于通信领域的各个方面，迈开坚实的一步。
标签： ChenMobius FPGA 通信系统 硬件实现
上传时间： 2013-07-24
上传用户：xaijhqx
波束形成模块是声纳信号处理系统中的核心部分，其作用为在空域上加强来自某一方向的信号，抑制干扰，同时探测目标的方位。因此，波束形成模块的研究在水下探测器、水下武器引信等声纳系统中显得尤为重要。本文基于阵列波束形成的原理对圆阵自适应波束形成展开了比较深入的研究。 首先，本文概述了声纳波束形成的研究背景和研究现状。基于本课题所研究的主动声纳模型，分析了主动声纳信号，提出应用复基带信号进行波束形成的方案；对接收波束形成的原理和方法进行了比较详细的推导和论述。 其次，本文重点对均匀圆形阵列流形的波束形成作了详细分析和波束图函数推导，并且应用MATLAB软件进行了仿真分析。然后对LMS自适应算法进行了介绍，由对LMS算法的分析推导了DLMS算法，并对LMS算法和DLMS算法进行了分析，并将DLMS算法应用于均匀圆阵波束形成。仿真结果表明，基于FIR滤波架构的DLMS算法以牺牲部分收敛速度为代价，可获得高速并行处理能力。DLMS自适应波束形成方法能使目标方向信号加强，同时将干扰信号零陷。 最后，本文介绍了基于FPGA的并行度为2的8阵元DLMS自适应波束形成设计思路以及实现方法。系统的整体结构采用了并行处理架构，而在单个支路采用了流水线技术。并应用硬件描述(VHDL)语言在QuartusⅡ4.0环境下设计了各软件模块和功能仿真。
上传时间： 2013-04-24
上传用户：moonkoo7
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
现场可编程门阵列(FPGA)能够减少电子系统的开发风险和开发成本，缩短上市时间，降低维护升级成本，故广泛地应用在电子系统中。最新的FPGA都采用了层次化的布线资源结构，与以前的结构发生了很大的变化。由于FPGA布线资源的固定性和有限性，因此需要开发适用于这种层次化的FPGA结构并提高布线资源有效利用率的布线算法。同时由于晶体管尺寸的不断减小，有必要在FPGA布线算法中考虑功耗和时序问题。 本论文所作的研究工作主要包括：提出一种基于Tile的FPGA结构描述方法，对FPGA功耗模型和时序模型进行了研究，实现了考虑FPGA功耗、布线资源利用率的布线算法。 在FPGA结构描述方面，本文在分析现代商用FPGA层次化结构及学术上对FPGA描述方法的基础上，提出一种基于Tile的FPGA结构描述。由于基本Tile的重复性，采用该方法可以简化FPGA结构的描述，同时由于该方法是以硬件结构为根据，为FPGA软硬件提供了简单而灵活的接口，该方法在原型系统中测试证明是正确的。 在FPGA功耗模型方面，本文研究了ASIC中关于电路功耗计算的基本方法，并将其应用到FPGA功耗分析中。在模型中的采用了混合的功耗模型，包括动态功耗模型和静态功耗模型。动态功耗的计算采用基于节点状态转换率的开关级动态功耗计算和逻辑块宏模型，静态功耗则采用基于公式计算的晶体管漏电功耗模型和逻辑块基于仿真的LUT/MUX表达式计算模型。这些功耗模型将运用到我们后面的功耗计算和基于功耗驱动的布线算法中。 在FPGA布线算法研究和实现方面，本文在介绍基本的搜索算法之后，介绍了将FPGA硬件结构转变为FPGA布线程序可识别的布线资源图的方法，并将基本的搜索算法运用的FPGA布线资源图上，实现FPGA的基于布通率的布线算法。在此基础上，借鉴了FPGA时序分析方法，将时序分析作为布线算法的一子模块，对基于时序的布线算法进行了研究；同时采用了FPGA功耗模型，在布线算法实现中考虑了动态功耗的问题。最后在布线算法中实现两种启发式策略以提高可布线资源有效利用率。
上传时间： 2013-04-24
上传用户：long14578
dc-dc电源，运用mos管运用详解，附加推理公式！
上传时间： 2013-04-24
上传用户：feilinhan
本文介绍了直接数字频率合成器(DDS)的工作原理及基本结构，在此基础上推导了它的理想频谱，分析了DDS杂散的来源及抑制杂散的常用方法；重点研究了DDS中累加器和波形存储表的设计。针对DDS输入数据刷新率低的特点，双层累加...
标签： 数字频率合成器
上传时间： 2013-06-03
上传用户：SimonQQ
· 摘要： 介绍了采用TI公司最新推出的控制用芯片TMS320F2812,利用其事件管理器的3个全比较单元生成三相对称SPWM波的设计方案.同时,文中还给出了相关源程序代码及脉宽计算的具体推导.最后通过实验,得到了令人满意的输出波形.
上传时间： 2013-05-31
上传用户：脚趾头
·本书定量地阐述了电磁干扰（EMI）的诊断和故障解决的电磁兼容（EM）技术，以及使用的仪器设备；定量地阐述了现场实际EMC测试中的电磁干扰问题、感性的串联损耗电磁兼容解决方案、传导型问题解决方案的工作模式、电磁兼容的容性解决方案；详细地阐述了对每种EMI的抑制措施和EMI抑制元件的应用条件；并给出了电磁干扰抑制措施的最佳方案选择。书中配有大量的图例、表格、计算公式。可参照的特性曲线、附录等。 目录译
上传时间： 2013-04-24
上传用户：jeffery
