介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
上传时间： 2013-08-11
上传用户：yare
FPGA开发全攻略，工程师创新宝典，由张国斌等书写
标签： FPGA
上传时间： 2013-08-12
上传用户：ifree2016
基于FPGA的全数字锁相环设计,内有设计过程和设计思想
上传时间： 2013-08-13
上传用户：fqscfqj
基于FPGA的快速反正切运算实现方法可以用于解调的相位计算
上传时间： 2013-08-14
上传用户：ommshaggar
FPGA设计全流程十分钟学会Xilinx FPGA 设计
上传时间： 2013-08-14
上传用户：klin3139
介绍了FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE
标签： Modelsim Synplify FPGA ISE
上传时间： 2013-08-15
上传用户：稀世之宝039
一种基于FPGA 实现的全并行结构FFT 设计方法，采用全并行加流水结构, 可在一个时钟节拍内完成32 点FFT 运算的功能, 设计最高运算速度可达11ns
上传时间： 2013-08-16
上传用户：467368609
分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点，\\r\\n然后结合FSK 信号的产生原理，给出了如何利用DSP Builder 模块库建立FSK 信号发生器模\\r\\n型，以及对FSK 信号发生器模型进行算法级仿真和生成VHDL 语言的方法，并在modelsim\\r\\n中对FSK 信号发生器进行RTL 级仿真，最后介绍了在FPGA 芯片中实现FSK 信号发生器的设\\r\\n计方法。
标签： Simulink Builder MATLAB FPGA
上传时间： 2013-08-20
上传用户：herog3
FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim编译Xilinx库\\r\\n第二章 调用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro综合HDL和内核\\r\\n第四章 综合后的项目执行\\r\\n第五章 不同类型结构的仿真
上传时间： 2013-08-20
上传用户：cuibaigao
DVD数字伺服系统DPD循迹伺服相位比较算法,可以根据输出波形判断循迹伺服情况
上传时间： 2013-08-21
上传用户：familiarsmile
