📚 全数字锁相环技术资料

📦 资源总数:19330
💻 源代码:30047
🔌 电路图:1

📚 全数字锁相环全部资料 (19330个)

1、 支持USB 1.1通讯协议;2、 支持高速(Full Speed、12Mbps )和低速(Low Speed、1.5Mbps )传输;3、 6MHz晶体,锁相环PLL振荡器提供高速、低速所需时钟...

📅

时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚:XTAL1/CLKIN:外接的基准晶体到片内振荡器输入引脚;如使用外部振荡器,外部振...

📅

为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术,采用了直接数字式频率合成器(DDS)驱动锁相环(PLL)的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、...

📅

发射部分采用锁相环式频率合成器技术, MC145152和MC12022芯片组成锁相环。接收部分以超大规模AM/FM立体声收音集成芯片CXA1238S为主体...

📅

介绍一种基于SC1128的无线扩频通信系统。以AT89S52为核心,扩频芯片SC1128、射频收发芯片RF2945以及锁相环集成芯片LMX2315构成射频收发电路,给出了扩频无线收发系统的设计方案,实...

📅

基于单片机Aduc841的调试程序,包括锁相环PLL4153的驱动和39VF040flash芯片的驱动以及通过串口和上位机通信的代码。...

📅