虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

全数字伺服系统

  • 基于FPGA的全数字化交流变频调速系统

    本文主要介绍了如何运用可编程逻辑器件(FPGA)实现电机的变频调速控制系统。  目前,电机控制芯片主要有两种选择。一种是专用集成芯片(ASIC),一种是单片机(MCU)或数字信号处理器(DSP)。而FPGA的数字资源丰富、工作频率高、可在系统编程等特点使得开发灵活、开发周期相对短,可以取代前二种通用的方式。本文利用80C196KC和FPGA控制感应电机,简化了硬件和软件设计,并充分利用了FPGA的快速性,利用FPGA,除本身可以用来控制电机以外:可以制成通用的“IP核”应用到MCU(或DSP),或是作为片内外设,这样就节约了片内资源;另外,它还是ASIC设计的验证的必经阶段,这是本文选题和工作的意义。本文设计的FPGA调速控制系统以及2个IP核,下载到芯片,通过验证。  本文第一章绪论介绍了可编程逻辑器件的发展、应用,以及EDA的发展历程,还介绍了ASIC等。针对FPGA的快速发展,论述了它在变频调速技术应用中的优势。  第二章介绍了交流电动机变频调速技术及其相关技术的发展和应用情况。着重介绍了电压空间矢量调制方式,以及矢量控制技术、技术发展。  第三章详细介绍了SVPWM调速系统整个系统的FPGA设计,给出了设计思路、具体方案、逻辑时序分析;最后给出了软件仿真结果和实验波形对照。文中还给出了SVPWM调速系统运用的FPGA设计结果,驱动电机,得到实验波形。论证了FPGA在调速系统应用中的可行性和意义。  第四章介绍了作者针对课题相关的一些内容所设计出的IP核,给出的实验结果等。  论文最后,对本课题所做的工作进行了简单的总结。

    标签: FPGA 全数字 交流变频 调速系统

    上传时间: 2013-04-24

    上传用户:zhaiyanzhong

  • CPLD_FPGA的数字通信系统建模与设计

    《CPLD_FPGA的数字通信系统建模与设计》,运用VHDL语言详细介绍了数字通信系统的建模与设计,如HDB3码的编写

    标签: CPLD_FPGA 数字通信 系统建模

    上传时间: 2013-06-11

    上传用户:hwl453472107

  • 宽带射频数字接收机实验平台的FPGA实现

    该文利用FPGA技术,设计了全概率宽带数字接收机的实验平台,并在其上提出了数字接收机实现的可行性方法,以及对这些方法的验证.该文的主要贡献和创新有以下几个方面.提出了并行结构算法的工程实现,讨论了解决前端采样的高速数据流远远超过后端DSP处理能力问题的可行性方法.利用多相滤波下变频的并行结构特点,使滤波器能够以高效的形式实现,也使得后端的混频能够工作在一个较低的速率上.经过多相滤波下变频处理后的数据,在速率和数量上都有大幅减少,达到了现有通用DSP器件的处理能力的要求.针对多相滤波下变频与短数据快速测频算法的特点,用FPGA搭建了其实验模型,并利用微机EPP接口,对实验目标板进行控制并与其进行数据交换.利用FPGA的在线编程特性,可以方便灵活对各种实现方法加以验证、比较.同时也给调试带来了方便,可以每个模块单独调试而不用改变硬件结构,使调试效率大大提高.该平台也可用来对其他数字处理算法进行实现性分析与实验.参考软件无线电设计的概念和国内外相关文献,提出了多项滤波下变频结构的FPGA实现.传统的DDC通过数字混频、滤波、抽取实现数字下变频,在高速A/D和电子侦察环境条件下商用DDC不能使用.该文采用滤波器多相分解方法,按数字混频序列划分调谐信道,使用先抽取,后低通滤波,再混频的数字下变频结构,高效实现了变载频带通信号数字下变频.结合多相滤波下变频结构、算法对测频精度及速度的要求,提出了短数据快速测频算法的具体实现,使用流水线的设计方法,提高了系统的数据吞吐率,在尽可能短的时间内提供多相滤波下变频所需的载频位置信息.以上两部分的FPGA实现除了纯粹的算法模块外,还包括测试用的外围模块,以及运行于实验平台上的控制模块、缓存、数据控制等.这些模块也用FPGA来实现.

    标签: FPGA 宽带 实验 射频

    上传时间: 2013-06-22

    上传用户:haoxiyizhong

  • 嵌入式系统和FPGA在LED显示屏中的应用研究与实现

    近年来LED显示技术发展迅速,LED全彩显示屏得到了广泛的应用.LED显示技术涵盖了微机控制、视频、光学、机械和数字图像处理等多种技术.针对现有LED显示系统数据传输和显示存在的缺陷和开发难度,本文提出并实现了一种新型的LED显示系统方案.该方案把ARM处理器应用到LED显示屏中,采用FPGA技术开发了LED显示屏系统.本文主要讨论了利用网络传输LED显示数据的实现方法,包括嵌入式系统的设计以及TCP/IP协议的实现等分析和设计工作.全文分为七章,首先提出现有LED显示系统数据传输和显示存在的缺陷和开发难度,然后提出新的LED显示系统方案,并论证该方案的可行性.接着阐述了作者采用的嵌入式系统的设计方法和过程.第三章和第四章是嵌入式系统的设计和TCP/IP协议的实现,其中包括硬件和软件的设计以及嵌入式操作系统μ C/OS-Ⅱ的移植.详细地分析了基于LPC2214芯片的操作系统移植步骤和过程.本文使用的是1wIP网关协议,把其应用于μ C/OS-Ⅱ,实现了LED显示屏的网络通信,还分析了RTL8019芯片的工作过程,编写了有关驱动代码.在第五章和第六章中阐述了LED显示屏显示原理和利用FPGA实现LED显示的驱动开发过程,利用占空比法实现LED显示屏的灰度显示,使用VHDL语言描述LED显示屏的灰度实现逻辑.最后根据本文的方案实现了LED显示屏的彩色显示,通过分析比较,该方案可行并且达到了预定的要求.

    标签: FPGA LED 嵌入式系统 中的应用

    上传时间: 2013-04-24

    上传用户:yoleeson

  • VERILOG HDL 数字系统设计

    夏宇闻教授的数字系统设计教程Verilog HDL

    标签: VERILOG HDL 数字系统设计

    上传时间: 2013-07-20

    上传用户:FFAN

  • 基于FPGA的FFT数字处理器的硬件实现

    DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具,直接计算DFT的计算量与变换区间长度N的平方成正比.当N较大时,因计算量太大,直接用DFT算法进行谱分析和喜好的实时处理是不切实际的.快速傅里叶变换(Fast Fourier Transformation,简称FFT)使DFT运算效率提高1~2个数量级.本文的目的就是研究如何应用FPGA这种大规模可编程逻辑器件实现FFT的算法.本设计主要采用先进的基-4DIT算法研制一个具有实用价值的FFT实时硬件处理器.在FFT实时硬件处理器的设计实现过程中,利用递归结构以及成组浮点制运算方式,解决了蝶形计算、数据传输和存储操作协调一致问题.合理地解决了位增长问题.同时,采用并行高密度乘法器和流水线(pipeline)工作方式,并将双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以很大提高,实际合理地解决了资源和速度之间相互制约的问题.本设计采用Verilog HDL硬件描述语言进行设计,由于在设计中采用Xilinx公司提供的称为Core的IP功能块极大地提高了设计效率.

    标签: FPGA FFT 数字处理器 硬件实现

    上传时间: 2013-06-20

    上传用户:小码农lz

  • 多点无线扩频通信系统

    扩频通信具有较强的抗干扰、抗侦查和抗衰落能力,可以实现码分多址,目前广泛应用于通信抗干扰、卫星通信、导航、保密通信、测距和定位等各个方面。另外,随着集成电路技术的飞速发展,数字接收机和软件无线电也已经是现代通信研究的一个热点。 本文正是顺应这种发展趋势,在某工程项目的通信分系统中建立CDMA直接序列扩频通信系统。 本文作者承担了多点无线扩频通信系统的研究,建立了一个完整的仿真系统。提出了适合于本系统的实现算法,同时还建立了基于软件无线电平台的系统的全FPGA设计和实现,包括各个模块的测试和整个系统的联合测试。 文章的主要内容如下: 1.简述了扩频通信及软件无线电的发展及现状。 2. 对直扩系统的基本原理和系统中采用的相关关键技术进行了阐述。相关关键技术包括扩频码的研究和选取,扩频码同步的研究,包括捕获算法和跟踪算法的研究,以及自适应门限的研究。 3.详细讨论了该多点无线通信系统的设计与实现,提出了适合于本系统的算法。首先阐述了系统的总体设计方案和设计参数,接着分为物理层和链路层详细阐述了各个模块的设计与仿真,包括matlab仿真和modelsim仿真,文中给出了大量的仿真结果图。仿真结果证明算法的正确性,仿真性能也能满足系统设计的要求。 4.介绍了该多点无线通信系统的硬件平台与系统调试。首先介绍了系统的硬件平台和硬件框图,介绍了系统的相关器件及其配置,接着介绍了FPGA的开发流程、开发工具、设计原则及遇到的相关问题,最后介绍了系统的设计验证与性能分析,给出了系统的调试方案和调试结果。 本文所讨论的多点无线通信系统已经在某工程项目的通信分系统中实现。目前工作正常,性能良好,具有通用性、可移植性,有重要的理论及实用价值。

    标签: 多点 无线扩频 通信系统

    上传时间: 2013-04-24

    上传用户:wzr0701

  • 基于FPGA安全监控系统的数字视频处理

    随着经济的发展,生活水平的逐步提高,购置房屋和车辆的人越来越多,但安全问题也给人们带来巨大的经济损失。与此同时,相应的安全防盗系统也应运而生。目前市场上,低端的方案是利用单片机和通讯单元相结合构成系统。这种系统虽然价格便宜,实现起来也相对简单,但是功能不够完善,不能实现正真的影、音、像图文全方位监控。而高端的方案则使用专用集成电路,虽然功能强大,但是价格昂贵,并且对于新的接口标准存在兼容性问题,而且也不易升级。 基于FPGA的安全监控系统,是FPGA和通讯单元相结合的产物。其核心FPGA可多次配置,灵活性强,在性能和价格中找到一个很好的平衡。其易于维护和升级,以满足市场上不断推陈出的新的接口标准。 整个系统将是对视频图像处理、图像加密技术、传感器、PIC总线通讯等诸多技术的整合。而本文将侧重于论述该系统中视频图像处理、控制接口和视频传送部分的内容。全文分为五个章节,第一章简要介绍了视频信号处理的原理和结构,对一些专业术语进行介绍,并展示了通用的视频处理过程。第二章针对监控系统的案例,对视频信号处理模块的解决方案进行论述,将实际的视频信号处理划分为转换、计算和传送三个子模块,并且分别进行功能介绍。第三章着重介绍视频转换和视频计算两大模块,对相应的接口配置和模块主要代码实现作了深入分析。第四章将论述视频处理中的重要课题:数字图像的压缩技术,并对相应的重要模块和关键步骤作实际建模分析。第五章将探讨视频传送的相关技术,介绍传统的Camera-Link标准和最新的千兆以太网传送标准,对可行性应用进行了比较。

    标签: FPGA 安全监控 数字

    上传时间: 2013-04-24

    上传用户:hebmuljb

  • 基于FPGA的HDMI显示系统的设计与实现

    伴随着多媒体显示和传输技术的发展,人们获得了越来越高的视听享受。从传统的模拟电视,到标清、高清、全高清。与显示技术发展结伴而行的是显示接口技术的发展,从模拟的AV端子,S-Video和VGA接口,到数字显示的DVI接口,技术上经历了一个从模拟到数字,从并行到串行,从低速到高速的发展过程。 HDMI是最新的高清晰度多媒体接口,它的规范由Silicon Image等七家公司提出,具有带宽大,尺寸小,传输距离长和支持正版保护等功能,符合当今技术的发展潮流,一经推出,就获得了巨大的成功。成为平板显示器、高清电视等设备的标准接口之一,并获得了越来越广泛的应用。 从上世纪80年代XILINX发明第一款FPGA芯片以来,FPGA就以其体系结构和逻辑单元灵活,运算速度快,编程方便等优点广泛应用与IC设计、系统控制、视频处理、通信系统、航空航天等诸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3为核心,配合Silicon Image的专用HDMI接收芯片搭建了一个HDMI的接收显示平台。针对HDMI带宽宽,数据量大的特点,使用了新型的DDR2 SDRAM作为视频信号的输入和输出缓冲。在硬件板级设计上,针对HDMI和DDR2的相关高速电路,采用了一系列的高速电路设计方法,有效的避免了信号的反射,串扰等不良现象。同时在对HDMI规范和DDR2 SDRAM时序规范的深入研究的基础上,在ALTERA的开发平台QUARTUSII上编写了系统的顶层模块和相关各功能子模块,并仿真通过。 论文的主要工作和创新点表现在以下几个方面: 1、论文研究了最新的HDMI接口规范和新型存储器件DDR2的时序规范。 2、论文搭建的整个系统相当庞大,涉及到相关的规范、多种芯片的资料、各种工具软件的使用、原理图的绘制和PCB板的布局布线,直至后期的编程仿真,花费了作者大量的时间和精力。 3、论文首次使用FPGA来处理HDMI信号且直接驱动显示器件,区别于-般的ASIC方案。 4、论文对高速电路特别是的DDR2布局布线,采用了一系列的专门措施,具有一定的借鉴价值。

    标签: FPGA HDMI 显示系统

    上传时间: 2013-06-22

    上传用户:784533221

  • 基于FPGA的雷达信号侦察数字接收机

    随着信号处理技术的进步和电子技术的发展,雷达信号侦察接收机逐渐从模拟体制向数字体制转变。软件无线电概念的提出,促使雷达侦察接收机朝大带宽、全截获方向发展,现有的串行信号处理体制已经很难满足系统要求。FPGA器件的出现,为实现宽带雷达信号侦察数字接收机提供了硬件支持。 本文结合FPGA芯片特点,在前人研究基础上,从算法和硬件实现两方面,对雷达信号侦察数字接收机若干关键技术进行了研究和创新,主要研究内容包括以下几个方面。 1)给出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的两种FPGA设计联合仿真技术。这种联合仿真技术,大大提高了基于FPGA的雷达信号侦察数字接收机的设计效率。 2)给出了一种基于FFT/IFFT的宽带数字正交变换算法,并将该算法在FPGA中进行了硬件实现,设计可对600MHz带宽内的输入信号进行实时正交变换。 3)提出了一种全并行结构FFT的FPGA实现方案,并将其在FPGA芯片中进行了硬件实现,设计能够在一个时钟周期内完成32点并行FFT运算,满足了数字信道化接收机对数据处理速度的要求。 4)提出了一种自相关信号检测FPGA实现方案,通过改变FIFO长度改变自相关运算点数,实现了弱信号检测。提出通过二次门限处理来消除检测脉冲中的毛刺和凹陷,降低了虚警概率,提高了检测结果的可靠性。 5)在单通道自相关信号检测算法基础上,提出采用三路并行检测,每路采用不同的相关点数和检测门限,再综合考虑三路检测结果,得到最终检测结果。给出了算法FPGA实现过程,并对设计进行了联合时序仿真,提高了检测性能。 6)给出了一种利用FFT变换后的两根最大谱线进行插值的快速高精度频率估计方法,并将该算法在FPGA硬件中进行了实现。通过利用FFT运算后的实/虚部最大值进行插值,降低了硬件资源消耗、缩短了运算延迟。 7)结合4)、5)、6)中的研究成果,完成了对雷达脉冲信号到达时间、终止时间、脉冲宽度和脉冲频率的估计,最终在一块FPGA芯片内实现了一个精简的雷达信号侦察数字接收机,并在微波暗室中进行了测试。

    标签: FPGA 雷达信号 数字接收机

    上传时间: 2013-06-13

    上传用户:Divine