虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

倍频

在电子电路中,产生的输出信号频率是输入信号频率的整数倍称为倍频。假设输入信号频率为n,则第一个倍频2n,相应地3n,4n……等均称为倍频。在电脑CPU中,主频=外频x倍频
  • 整数倍分频

    整数倍分频,有多种分频方式(包括1倍分频、奇偶数分频)

    标签: 整数 分频

    上传时间: 2013-06-12

    上传用户:ruan2570406

  • 这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器

    这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器,在运用时,不需要阅读VHDL源代码,只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。

    标签: VHDL 语言 编写 参数

    上传时间: 2015-08-23

    上传用户:xinyuzhiqiwuwu

  • DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K

    DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.

    标签: signal_out signal_in DPLL

    上传时间: 2013-12-26

    上传用户:希酱大魔王

  • 5倍分频的vhdl代码

    5倍分频的vhdl代码,经验证此代码是正确的,并且已经使用。

    标签: vhdl 分频 代码

    上传时间: 2013-12-25

    上传用户:源弋弋

  • 一个可实现多倍(次)分频器VHDL源代码设计

    一个可实现多倍(次)分频器VHDL源代码设计

    标签: VHDL 分频器 源代码

    上传时间: 2014-01-27

    上传用户:2467478207

  • 奇数分频:2.2倍分频,其他任意奇数倍的分频可扩展得到.

    奇数分频:2.2倍分频,其他任意奇数倍的分频可扩展得到.

    标签: 分频 2.2 扩展

    上传时间: 2017-02-17

    上传用户:hfmm633

  • 标签: Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (

    标签: Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (

    标签: Verilog N_odd_divider module 分频器

    上传时间: 2014-01-12

    上传用户:nanxia

  • TDSCDMA频点拉远系统的FPGA设计与实现.rar

    随着TD—SCDMA技术的不断发展,TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富,室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世,可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手,重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙,实现业务的不对称性,但是多路数字中频所构成的系统成本高和控制的复杂性,以及TDD双工模式下,系统的峰均比随时隙数增加而增加,对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台,一方面软件算法可以有效保证时隙分配的准确性,保证对前端控制器的开关控制,以及对上下行功率读取计算和子帧的灵活提取,另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力,有效的控制TDD系统的峰均比,有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现,DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成;而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法,可以降低相邻信道的溢出,更有效的降低CF值。将DUC/CFR以单片FPGA实现,能很好提高RRU性能,减少其硬件结构,降低成本,降低功耗,增加外部环境的稳定性。

    标签: TDSCDMA FPGA 频点

    上传时间: 2013-07-20

    上传用户:rishian

  • TDSCDMA频点拉远系统的FPGA设计与实现

    随着TD—SCDMA技术的不断发展,TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富,室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世,可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手,重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙,实现业务的不对称性,但是多路数字中频所构成的系统成本高和控制的复杂性,以及TDD双工模式下,系统的峰均比随时隙数增加而增加,对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台,一方面软件算法可以有效保证时隙分配的准确性,保证对前端控制器的开关控制,以及对上下行功率读取计算和子帧的灵活提取,另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力,有效的控制TDD系统的峰均比,有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现,DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成;而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法,可以降低相邻信道的溢出,更有效的降低CF值。将DUC/CFR以单片FPGA实现,能很好提高RRU性能,减少其硬件结构,降低成本,降低功耗,增加外部环境的稳定性。

    标签: TDSCDMA FPGA 频点

    上传时间: 2013-04-24

    上传用户:18752787361

  • 扩展频谱通信系统是指待传输信息的频谱用某个特定的扩频函数扩展后成为宽频带信号

    扩展频谱通信系统是指待传输信息的频谱用某个特定的扩频函数扩展后成为宽频带信号,送入信道中传输,再利用一定手段将其压缩,从而获取传输信息的通信系统。 在传输同样信息时所需的射频带宽,远比我们已熟知的各种调制方式要求的带宽要宽得多。扩频带宽至少是信息带宽的几十至 几万倍。

    标签: 扩展频谱 传输 函数 信号

    上传时间: 2013-12-17

    上传用户:天诚24