该文件可用vhdl语言实现时钟8倍频,运行环境可在maxplus2和ise的仿真软件上
上传时间: 2015-04-28
上传用户:gaome
这是用VHDL语言写的32位分频器的程序,可直接运行,看结果,欢迎使用。多指正,交流。
上传时间: 2015-05-11
上传用户:chenlong
分频器 几次分频欧次分频 vhdl 语言实现
上传时间: 2015-05-13
上传用户:zycidjl
带分频器的bcd计数电路设计,verilog源码
上传时间: 2014-01-13
上传用户:s363994250
测频器,用VHDL语言编写。新手学习作品,还有好多不完善的地方,全当交流,也希望能下载本站原码学习。
标签: 测频
上传时间: 2014-01-18
上传用户:hopy
半整数分频器电路的VHDL源程序,供大家学习和讨论。
上传时间: 2013-12-23
上传用户:gxf2016
此程序为方波频率的检测和倍频的程序,希望对大家有点帮助
上传时间: 2014-08-13
上传用户:tyler
用VHDL编写的8位全加器,数字分频器等程序
上传时间: 2013-12-16
上传用户:ztj182002
第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
上传时间: 2015-06-23
上传用户:tianyi223
在FPGA或CPLD上实现的一中非常实用的倍频电路,只要输入频率高,精度就很高
上传时间: 2014-08-30
上传用户:jkhjkh1982