该文件可用vhdl语言实现时钟8倍频
该文件可用vhdl语言实现时钟8倍频,运行环境可在maxplus2和ise的仿真软件上...
该文件可用vhdl语言实现时钟8倍频,运行环境可在maxplus2和ise的仿真软件上...
这是用VHDL语言写的32位分频器的程序,可直接运行,看结果,欢迎使用。多指正,交流。...
分频器 几次分频欧次分频 vhdl 语言实现...
带分频器的bcd计数电路设计,verilog源码...
测频器,用VHDL语言编写。新手学习作品,还有好多不完善的地方,全当交流,也希望能下载本站原码学习。...