Verilog and VHDL状态机设计，英文pdf格式 State machine design techniques for Verilog and VHDL Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one logic block as shown in engineer. This paper will discuss a variety of issues regarding FSM design using Synopsys Design Compiler . Verilog and VHDL coding styles will be 2.0 Basic HDL coding presented. Different methodologies will be compared using real-world examples.
上传时间： 2013-12-19
上传用户：change0329
DS-CDMA通信系统中的空时移动信道估计，原文发表在IEE PROCEEDING OF COMMUNICATION上
上传时间： 2013-12-24
上传用户：lixinxiang
一个用过的最好的用状态机做的键盘程序，可代替任何键盘
上传时间： 2013-12-25
上传用户：xauthu
gsm tch/fs语音信道传送接收过程仿真，包括外编码卷积码交织过程，仿真得到语音信号的误码率曲线。
上传时间： 2015-09-25
上传用户：181992417
MATLBA 信道仿真,完成信道卷积码循环码的编译码
上传时间： 2014-01-19
上传用户：refent
图管理磁盘存储空间.模拟用位示图管理磁盘的程序。先按照题目要求初始化磁盘状态，然后由用户输入要占用磁盘的哪一块，一共5次，程序在处理完后显示占用后的磁盘位示图。接着按照题目要求释放3块空间，并且显示释放以后的磁盘位
上传时间： 2015-09-26
上传用户：维子哥哥
基于多径传输和多普勒频移的 瑞利（Rayleigh）信道的仿真 主要考虑不同条件下的仿真
上传时间： 2014-01-10
上传用户：爱死爱死
我的这个程序是用来进行信道中的信道估计的。里面包含有目前各种信道估计算法。
上传时间： 2015-09-27
上传用户：lanhuaying
信道盲均衡源码，调试通过，感兴趣的下来试试。
上传时间： 2015-09-27
上传用户：kristycreasy
信道自适应盲均衡算法源码，调试通过，感兴趣的下来试试。
上传时间： 2013-12-05
上传用户：1079836864
