海信TC2568彩电电路图海信TC2568彩色电视机电路图，海信TC2568彩电图纸，海信TC2568原理图
上传时间： 2013-07-30
上传用户：wangchong
3495无源 滤波器 设计 软件
上传时间： 2013-07-01
上传用户：zhichenglu
循环码是实际差错控制系统中常用的编码方案，具有检错纠错能力强、实现方便等特点。本文在理论分析循环码编码和译码基本原理的基础上，提出了基于单片机系统的（7，4）循环码软件实现编码、译码的方案。
上传时间： 2013-07-21
上传用户：sc965382896
使用单片机和DAC 芯片，采用多周期综合技术，可以组成电路十分简单，但频率、幅度和波形都具有较高精度的信号源，输出波形参数可以在编程时设定，能满足一些特定场合的需要。关键字：单片机，数字频率合
上传时间： 2013-06-29
上传用户：xyipie
海信TF2177H彩电电路图海信TF2177H彩色电视机电路图，海信TF2177H彩电图纸，海信TF2177H原理图
上传时间： 2013-07-06
上传用户：xmsmh
随着21世纪的到来,计算机技术,信息处理技术,半导体技术和网络技术不断发展,人类社会进入了信息化时代。与此同时,无线视频传感器网络也得到了突飞猛进的发展,成为当今国际上备受关注的热点研究领域。无线视频传感器网络有着很多的优点和十分广泛的应用前景。在军事,工业,城市管理和监控系统等重要领域都有潜在的使用价值。 无线视频传感器网络有着显著的特征,例如：网络节点能源有限；网络带宽有限；对处理速度要求较高等。由此可见,传统的视频编码标准无法应用于无线视频传感器网络。MPEG-4,H.263,H.264等视频编码标准,全是基于运动估计补偿实现的,计算量十分巨大,在能量,存储空间和处理能力均有限的节点难以实现这类高复杂度的编码算法。 本文针对无线视频传感器网络对视频编码算法的具体需求,提出一种基于运动检测的低复杂度视频编码算法。该算法只对当前编码帧中的运动对象进行编码,并且以面向对象的结构输出码流。实验结果表明,与H.264全I帧编码相比,本文提出的算法编码速度提高了约3倍,编码性能提高了约2dB。与H.264基本档次相比,虽然编码性能略有下降,但是编码速度平均提高了8倍左右。因此,本文提出的算法可以在编码效率和编码速度之间获得很好的折衷,在一定程度上可以满足无线视频传感器网络的需求。 本文选用ALDVK_270作为硬件实验平台。在分析算法结构的同时,结合嵌入式系统的特点,从算法,内存,高级语言和汇编语言等几个方面提出优化方案,最终在ARM嵌入式平台下实现了面向无线视频传感器网络的低复杂度视频编码算法。测试结果表明,与优化前相比,优化后的编码速度有了很大的提高,对于CIF格式的监控视频序列能够满足实时处理的要求。
上传时间： 2013-07-26
上传用户：小小小熊
文章介绍了一个基于WEB的GSM短信服务系统的设计；阐述了系统应用的关键技术；讨论了系统实现的几种方式，通过对比这几种方式的优劣，提出一种适合中小型应用的系统实现方案。根据上述技术开发的GSM
上传时间： 2013-04-24
上传用户：manking0408
(台达)開關電源基本原理与設計介紹，比较实用
标签： 開關電源
上传时间： 2013-06-15
上传用户：ybysp008
采用单片机SPCE061A 为控制核心, 实现0 到2A 数控可调直流恒流源. 电流测量采用康锰铜电阻丝作为精 密取样电阻, 利用A/ D 输入口进行电流检测和监控. 输出电流控制采用单片机的D/ A 口输出模拟量; 恒流部分的 控制端采用闭环反馈控制形式, 受控部分采用达林顿管进行扩流、采用LCD 点阵图液晶显示屏实时显示. 该电流源 可用于污水泵站的仪表中采用单片机SPCE061A 为控制核心, 实现0 到2A 数控可调直流恒流源. 电流测量采用康锰铜电阻丝作为精 密取样电阻, 利用A/ D 输入口进行电流检测和监控. 输出电流控制采用单片机的D/ A 口输出模拟量; 恒流部分的 控制端采用闭环反馈控制形式, 受控部分采用达林顿管进行扩流、采用LCD 点阵图液晶显示屏实时显示. 该电流源 可用于污水泵站的仪表中
上传时间： 2013-07-22
上传用户：ccclll
JPEG2000是由ISO/ITU-T组织下的IEC JTC1/SC29/WG1小组制定的下一代静止图像压缩标准.与JPEG(Joint Photographic Experts Group)相比,JPEG2000能够提供更好的数据压缩比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多种特性使得它具有广泛的应用前景.但是,JPEG2000是一个复杂编码系统,目前为止的软件实现方案的执行时间和所需的存储量较大,若想将JPEG2000应用于实际中,有着较大的困难,而用硬件电路实现JPEG2000或者其中的某些模块,必然能够减少JPEG200的执行时间,因而具有重要的意义.本文首先简单介绍了JPEG2000这一新的静止图像压缩标准,然后对算术编码的原理及实现算法进行了深入的研究,并重点探讨了JPEG2000中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL环境中进行了功能仿真,在Quartus Ⅱ集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz.在相同的输入条件下,输出结果表明,本文设计的硬件算术编码器与实现JPEG2000的软件:Jasper[2]中的算术编码模块相比,处理时间缩短了30﹪左右.因而本文的研究对于JPEG2000应用于数字监控系统等实际应用有着重要的意义.
上传时间： 2013-05-16
上传用户：671145514
